ELECTRONICA ANALOGA

FASE 2

Jefferson fajardo

Grupo 243006-37

TUTOR
Freddy Mayo Rentería

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

ESCUELA DE CIENCIAS BASICAS, TECNOLOGÍA E INGENIERÍA
PROGRAMA DE INGENIERÍA ELECTRONICA
CEAD FLORENCIA
 INTRODUCCION
Los amplificadores de RF son usados para restaurar señales débiles que son captadas por
una antena en los diferentes circuitos de transmisión y recepción de información, un
ejemplo de esto es la radio FM. El siguiente amplificador con JFET que supondremos se se
puede aplicar para restaurar la baja amplitud de la señal recibida por la antena de un
receptor de radio FM cuyas frecuencias de operación se ubican en la banda de VHF. Para
lograr eso se debe polarizar el Amplificador en un punto Q llamado también punto estable
para que el JFET logre amplificar linealmente la señal.
 FUNDAMENTACION TEORICA

Figura 1 Diagrama Esquemático del Amplificador JFET

TEORIA DE FUNCIONAMIENTO
En el circuito tenemos una fuente de alimentación de voltaje continuo de 20v, un generador
de señal sinusoidal, un transistor JFET en configuración de Auto polarización debido a las
resistencias que se encuentran en la fuente y drenaje, en esta configuración podemos
amplificar la señal sinusoidal del generador, esta es aplicada a la compuerta del JFET
utilizando un condensador de acoplamiento C1, la resistencia RG funciona como una
referencia a tierra para la compuerta del JFET, el transistor amplifica la señal y la entrega
en el pin de drenaje, esta se acopla por medio de condensador C2 y es aplicada a la
resistencia de carga R4. La resistencia y el condensador en la fuente del transistor crean una
caída de tensión cuando la compuerta esta en cero voltios y por lo tanto el transistor está
conduciendo, esta caída de tensión produce que el valor de la compuerta sea menor que el
valor de la fuente llevando el transistor al punto de corte y reduciendo la corriente de
drenaje.

ARGUMENTACION
Estudiante 1: Calculo de la resistencia RD

( V cc −V D )
R D=
ID

En donde:
Vcc=20v
VD=10v
ID=3mA
( 20 v −10 v )
R D=
3 ×10−3 A
R D=3333,33 Ohm

Estudiante 2: El siguiente es el desarrollo de la argumentación del circuito propuesto, en

donde nos disponemos a realizar el calculo de la resistencia Rs que conecta a tierra del pin
Fuente del transistor JFET.
Calculamos la resistencia con la siguiente formula:
Rs=VGS(Off ) /I DSS

Tomamos de la hoja de datos el valor de I DSS y el de VGS(off ).

Figura 2 Hoja de datos transistor 2N3819

El valor típico de I DSS (Corriente de saturación del drenaje) según la hoja de datos es de
10mA, pero en la guía se propone realizar los cálculos con 16mA, valor que se encuentra en
el rango de operación segura del transistor.

−3 v
Rs=
0,016 A
Rs=−187.5
Como el valor de la resistencia no puede se negativo tomamos el valor absoluto del
resultado.
Rs=187.5
Estudiante 3: El tipo de polarización utilizada en el circuito es Auto polarización, esta
configuración tiene la ventaja de que no es necesaria una segunda fuente para generar el
voltaje negativo de Vgs que se requiere para llevar al transistor a la zona de corte.
Adicionando una resistencia entre el pin de fuente y tierra se genera una diferencia de
potencial en la resistencia Rs, esto aumenta el voltaje del pin fuente y nos permite llevar a
la puerta a un voltaje mas negativo que el de la fuente.
El valor de la resistencia RG se requiere sea lo suficientemente alto como para no afectar la
señal de entrada o llevarla a tierra, una resistencia de alto valor entre la puerta y tierra
funciona bien para generar una referencia a tierra de la puerta y sobre todo teniendo en
cuenta la alta impedancia de entrada de la puerta del JFET.
Estudiante 4: Calculo de la reactancia capacitiva.
1
XC =
2 πfC
En donde Xc es la capacitancia reactiva
F es la frecuencia de trabajo
C es la capacitancia.
1
XC =
2 π × 1000 Hz× 10 ×106 uF
X C =15,9Ohm

Valores de condensadores:

C 1=10 uF →1 x 10−5 F

C 2=10 uF →1 x 10−5 F

C 3=0.1 uF →1 x 10−7

Reactancia C 1

1
XC = −5
→ X C =15 .7 x 10−3 ohm
2 π (1000)(1 x 10 F)

Reactancia C 2

1
XC = −5
→ X C =15 .7 x 10−3 ohm
2 π (1000)(1 x 10 F)

Reactancia C 3

1
XC = −7
→ X C =0.1570 x 10−3 ohm
2 π (1000)(1 x 10 F)

Estudiante 5 - Calcular la ganancia de voltaje AV.

Teniendo en cuenta lo anterior identificaremos a donde pertenecen estos valores:

Sabiendo que:

S = source (Voltaje) G = gate (Compuerta) D = drain (Drenaje)

 ID: Intensidad de drain
VGS: Voltaje que hay entre G y S
VCC :Fuente
VD: Voltaje de drain

Nos piden hallar AV pero no sabemos cuánto vale Gm:

ID
Gm=
VGS
0.003
Gm=
−8

Gm=−3.75∗1 0−4

A V =−G m ∙ R D

Av=−(−3.75∗1 0−4)∗3333.33
Av=1.24999875

SIMULACION

Cada participante debe realizar el montaje sobre PROTEUS del circuito amplificador de
baja señal con JFET propuesto en el que se evidencie el correcto funcionamiento del
mismo.
2.2 Luego de la puesta en marcha del circuito se debe realizar las siguientes mediciones

- Amplitud de la señal de salida usando el Osciloscopio.

Medida en
simulador
560mV

- Valor de VGS.

Medida en
simulador
675mV

- Valor de VDS.
Medida en
simulador
15.7mV
-
- Valor de VGD.
Medida en
simulador
16.4

- Valor de la corriente ID.

Medida en
simulador
1.07mA
Se desarrolló mediante el uso de PROTEUS un transistor JFET 2N3819, pero este
transistor solo funciona en simulación debido a que no funciona en tiempo o medida real
por que lo máximo que puede amplificar la señal de salida es por la misma de entrada que
en este caso es 300mV a un 1Khz senoidal.

Este transistor recibe señales muy baja y entrega una señal de salida más alta. En proteus
hicimos la prueba y pude ver como la señal de entrada que es de 300Mv a 1Khz senoidal
pero nos entrega una señal de salida de 560mV se utilizaron otros dispositivos electrónico
el cual son muy importante para que este transistor cumpla su función.

CONCLUSIONES
1. Los transistores JFET tienen una muy alta impedancia de entrada por lo
tanto pueden ser utilizados para amplificar señales de muy baja potencia,
como las señales de radio.
2. El enfoque matemático para hallar el punto de operación en un amplificador
JFET requiere un alto grado de complejidad, por lo que utilizando un
 enfoque grafico se puede encontrar más rápidamente los valores apropiados
para el trabajo del transistor.
3. De los tres modos de operación del transistor el recomendado para usos en
amplificadores es el de saturación por lo que se debe garantizar que siempre
permanezca en este modo para mantener la estabilidad del circuito.

BIBLIOGRAFIA

Pleite, J. Vergaz, R. Ruiz de marcos, J. (2009). Electrónica Análoga para Ingenieros (pp.
37-51). Recuperado de http://bibliotecavirtual.unad.edu.co:2077/lib/unadsp/reader.action?
ppg=48&docID=10498503&tm=1482090196645
González, M. (2015). Dispositivos Electrónicos (pp.127-167). Recuperado de
http://bibliotecavirtual.unad.edu.co:2077/lib/unadsp/reader.action?
ppg=127&docID=11201676&tm=1482089571374
Academy N, [Neso Academy], (2017, 4 Enero), Self-Bias Configuration of JFET
(Graphical Approach), [Archivo de video], Recuperado de
https://www.youtube.com/watch?v=HIa9hymisJA