Universidad Tecnológica de Panamá Electrónicos II

Universidad Tecnológica
Sede Regional de Chiriquí
Facultad de Ingeniería Eléctrica
Ingeniería Electromecánica

Materia:
Laboratorio de Electrónicos

Laboratorio:
Amplificador de Voltaje con Mosfet

Profesora:
Gloria Gutiérrez

Realizado por:
Angel Santamaria 4-780-434
Alfredo Guerra 4-774-629

Fecha: 14/6/2018
Universidad Tecnológica de Panamá Electrónicos II

Introducción

En este caso trabajaremos con el mosfet de canal N y protección de compuerta además

se demostrara cómo funcionan los voltajes de operación y determinación de su
ganancia incluso de medir la relación de fase entre los voltajes de la compuerta, la fuente
y el drenaje, cabe destacar que es el transistor más utilizado en la industria
microelectrónica, ya sea en circuitos analógicos o digitales, aunque el transistor de unión
bipolar fue mucho más popular en otro tiempo. Prácticamente la totalidad de
los microprocesadores comerciales están basados en transistores MOSFET. Existen dos
tipos de transistores MOSFET, ambos basados en la estructura MOS. Los primeros son
los MOSFET de enriquecimiento los cuales se basan en la creación de un canal entre el
drenador y la fuente, al aplicar una tensión en la puerta yLos MOSFET de
empobrecimiento o deplexión tienen un canal conductor en su estado de reposo, que
se debe hacer desaparecer mediante la aplicación de la tensión eléctrica en la puerta, lo
cual ocasiona una disminución de la cantidad de portadores de carga y una disminución
respectiva de la conductividad.
Universidad Tecnológica de Panamá Electrónicos II

Objetivos:

 Medir los voltajes de operación de cd de un amplificador de voltaje con Mosfet.

 Mostrar cómo funciona un amplificador de voltaje con Mosfet.
 Medir la relación de fase entre los voltajes de la compuerta, la fuente y el
drenaje en un amplificador de voltaje con Mosfet.
 Verificar su operación por experimentación y simulación.
Equipos y Materiales:
Fuente de energía 0-15 Vcd, 20 mA
Tablero Elvis
Computadora
Generador de AF
Sistema de capacitación en electrónica
C1,C3 0.022µF
Q1 Mosfet de canal N y protección de compuerta, 40841
R1 2.2MΩ ,1W
R2 150kΩ ,1W
R3 1kΩ ,1W
R4 150Ω ,1W

Procedimiento con su respectiva respuesta:

Objetivo A. Medir los voltajes de operación de cd de un amplificador de
voltaje con MOSFET.
1.a) Conecte el circuito como se indica en la figura 9-3. Para impedir daño al MOSFET
todavía no aplique energía ni conecte aun el capacitor de paso C2. Ambas compuertas
están conectadas entre si para simular un MOSFET de una sola compuerta. En el
circuito se utilizan dos tipos de polarización: de compuerta y de fuente. Este método
de polarización estabiliza la operación del circuito para parámetros de dispositivos que
pueden variar extensamente entre MOSFETs del mismo tipo.
Universidad Tecnológica de Panamá Electrónicos II

b) Ajuste el Voltaje 𝑉𝐷𝐷 de drenaje de la fuente a 15Vcd.

c) Ajuste el multímetro al rango de 15 volts cd y mida 𝑉𝐷 .
𝑉𝐷 = 9.25 Vcd
d)¿ A que conclusión llega si 𝑉𝐷 mide 15 Volts?
R= Indicaría que no hay caída a través de R3 y por tanto tampoco corriente de drenaj.
El transistor estaría en corte y no podria dar amplificación lineal.
e) Ajuste el multímetro y mida Vs es decir el voltaje de fuente a tierra.
R= 0.96V Vcd
f) Mida VG
R= VG= 0.3V
g) ¿Vs debe ser igual a Vgs, la polarización de compuerta a fuente?
h) ¿ Como determina Vgs cuando se utilizan polarizaciones combinadas de compuerta
y fuente.
i) Calcule Vgs para el circuito 𝑉𝐺𝑆 = 𝑉𝐺 − 𝑉𝑆 .
R= 𝑉𝐺𝑆 = 0.8 𝑉𝑐𝑑
j) Indique si la compuerta es negativa con respecto a la fuente.
k) En cual modo esta operando su circuito amplificador, el de empobrecimiento o el de
enriquecimiento.
f) ¿Qué efecto tiene la polarización de compuerta en la impedancia se entrada del
circuito?
R= se redujo bastante.
Universidad Tecnológica de Panamá Electrónicos II

Objetivo B. Mostrar como funciona un amplificador de voltaje con MOSFET, y

determinar su ganancia de voltaje.
2. a) Ajuste el generador de AF para una salida de onda senoidal a una frecuencia de
1KHz.
b) conecte el generador AF a la entrada a la entrada del amplificador con MOSFET. Use
el osciloscopio para ajustar el nivel de salida del generador a 0.4 volts pico a pico.
c) mida la señal de salida de pico a pico en el drenaje del amplificador utilizando el
osciloscopio.
𝑒0 = 200 𝑚𝑉 𝑉𝑝𝑝
d) Calcule la ganancia de voltaje.
𝐴𝑉 = 𝑒0 /𝑒1.
𝐴𝑉 = 20𝑚𝑉.

e) conecte el capacitor electrolítico de 25 microF C2 a través de la resistencia R4 de la

fuente. El extremo negativo del capacitor debe estar a tierra.
f) mida señal de salida de pico a pico.
𝑒0 = 200 𝑚𝑉 𝑉𝑝𝑝
g) calcule la ganancia de voltaje
𝐴𝑉 = 20𝑚𝑉
h) cuando se agrega el capacitor de paso de resistencia de fuente ¿ Que le sucede a la
ganancia de Voltaje?
R= aumenta.
i) ¿Por que el capacitor d paso de la resistencia de fuente aumenta la ganancia de
voltaje?
R= el capacitor tiene muy poca reactancia.
j) suponga que la transconductancia del transistor es de 6000 microhoms, calcule la
ganancia de voltaje esperada para este amplificador.
𝐴𝑉 = 𝑔𝑚 𝑋 𝑅𝐿
k) compare los valores de las ganancias de g) y f) ¿concuerdan favorablemente?
R= los 2 valores son bastante parecidos.

Objetivo C. medir la relación de fase entre los voltajes de compuerta, fuente y

drenaje de un amplificador de voltaje con MOSFET.
Universidad Tecnológica de Panamá Electrónicos II

3.a) quite el capacitor de paso de la resistencia de fuente C2 del circuito amplificador.

b) use la entrada horizontal externa y la señal de prueba calibrada y calibre el
amplificador horizontal del osciloscopio para 0.252 V/cm como en los experimentos
aneriores.
c) A juste el osciloscopio para deflexión vertical de 0.01 V/cm. Use la punta de prueba
multiplicadora X10 y conecte la entrada del osciloscopio a la compuerta del
amplificador, de ser necesario ajuste la señal de entrada a 0.4 volts pico a pico.
d) conecte el capacitor C3 de 0.022 microF. En serie con la punta de entrada horizontal
al osciloscopio use la otra punta como punta de prueba.
e) conecte el capacitor de acoplamiento horizontal a la compuerta del amplificador,
registre el trazo en la pantalla.

f) mueva el capacitor de acoplamiento horizontal al drenaje, registre el trazo en b) de la

figura 9-4.
R= el trazo se inclinó en la dirección contraria.
g) ¿a que conclusión llega con respecto a la relación de fase entre compuerta y el
drenaje del amplificador?
R= están desfasados 180°.
h) mueva el capacitor de acoplamiento horizontal a la terminal de la fuente. Registre el
trazo en la figura 9-4.
i) a que conclusión puede llegar con respecto a la relación de fase entre la compuerta y
la fuente del amplificador.
R= podemos concluir que la compuerta y la fuente del amplificador se encuentran en
fase.
j) si se pasa el drenaje a tierra y la señal de salida se toma de la fuente, como se
identifica al amplificador.
R= Se identifica como un amplificador de drenaje común.
k) ajuste todas las fuentes de voltaje a cero.
Universidad Tecnológica de Panamá Electrónicos II

Resumen

En este experimento de laboratorio se familiarizó con el funcionamiento de la fuente de

corriente constante con JFET. Primero midió la corriente de carga y las caídas de voltaje
del JFET para distintos valores de la resistencia de carga. Vio que la corriente de carga
permanece constante pero que las caídas de voltaje del JFET disminuyen para mayores
valores de la resistencia de carga. Encontró que cuando la carga se hace demasiado
grande la fuente de corriente constante sale de regulación y no logra mantener una
corriente constante. Determinó que ello se debe a que 𝑉𝐷𝑆 cae por debajo de 𝑉𝑝 para el
JFET haciendo que salga de la región de operación de corriente constante. Luego calculó
la caída de voltaje a través de la carga para cada valor de resistencia de carga utilizando
la ley de voltaje de Kirchhoff. Determino que el voltaje de carga varía directamente con
la resistencia de carga. Finalmente calculó la disipación de potencia en el JFET en todo
su rango de voltajes de 𝑉𝐷𝑆 y encontró que disipa la máxima potencia para la menor
resistencia de carga y la mínima potencia para la máxima resistencia de carga.
Cuestionario

1-Los MOSFETs de modo empobrecimiento están polarizados:

a) En forma semejante a los JFETs.
b) Para baja corriente de compuerta.
c) Para corriente moderada de compuerta.
d) Para corriente elevada de compuerta.

2-Algunos MOSFETs de modo empobrecimiento se pueden operar en polarización cero

debido a:
a) Que la compuerta aislada impide corriente de compuerta.
b) Que también tienen características de enriquecimiento.
c) Que tienen alta transconductancia a polarización cero.
d) Todos los anteriores.

3-Si desea máxima ganancia de voltaje de un MOSFET de modo empobrecimiento:

a) Se utiliza una alta impedancia de carga.
b) Se debe hace funcionar el dispositivo cerca de la polarización cero.
c) Se debe pasar la resistencia de fuente.
d) Todos los anteriores.
Universidad Tecnológica de Panamá Electrónicos II

4-Para utilizar un MOSFET de modo de enriquecimiento como amplificador lineal:

a) No se requiere polarizacion

b) La compuerta requiere de polarización directa para encenderla.

c) La compuerta requiere de polarización inversa para apagarla.
d) Se debe elegir una configuración de seguidor fuente.

5- En un MOSFET de tipo de empobrecimiento de canal P:

a) Se debe polarizar negativa la compuerta para reducir la corriente de canal.
b) Se debe polarizar positiva la compuerta para reducir la corriente de canal.
c) a) o b)
d) Ni a), ni b).

6-Uno de los siguientes enunciados es verdadero:

a) La polarización de compuerta aumenta la impedancia de entrada de un
amplificador de MOSFET.
b) La polarización de compuerta reduce la impedancia de entrada de un
amplificador MOSFET.
c) a) o b).
d) Ni a), ni b).

Análisis y Resultados
Circuito Armado para sus previas mediciones:
Universidad Tecnológica de Panamá Electrónicos II

Fig.7.1.1 Solo habrá que sustituir la resistencia de carga por lo tanto se usa el mismo
circuito.

Mediciones para obtener la corriente y el voltaje en la tabla 7.1

Para una resistencia de 270Ω
Universidad Tecnológica de Panamá Electrónicos II

𝐸𝑅𝐿 = 𝐸𝑓𝑢𝑒𝑛𝑡𝑒 − 𝑉𝐷𝑆

𝐸𝑅𝐿 = 15 − 14.88 = 0.12 𝑉

𝑃𝐽𝐹𝐸𝑇 = 𝑉𝐷𝑆 ∗ 𝐼𝐿

𝑃𝐽𝐹𝐸𝑇 = 14.88 ∗ 2.8 = 41.36 𝑊

Para una Resistencia de carga de 470

𝐸𝑅𝐿 = 𝐸𝑓𝑢𝑒𝑛𝑡𝑒 − 𝑉𝐷𝑆

Universidad Tecnológica de Panamá Electrónicos II

𝐸𝑅𝐿 = 15 − 14.88 = 0.12 𝑉

𝑃𝐽𝐹𝐸𝑇 = 𝑉𝐷𝑆 ∗ 𝐼𝐿

𝑃𝐽𝐹𝐸𝑇 = 14.88 ∗ 2.8 = 41.36 𝑊