UNIVERSIDAD DISTRITAL FRANCISCO JOSE DE CALDAS

LABORATORIO N4


ELECTRONICA II

DIEGO ANTONIO MONTAES SAENZ: 20091005081
JUAN SEBASTIAN VIZCAINO CASTRO: 20091005099




JOSE HUGO CASTELLANOS





16 DE MARZO DE 2010

BOGOTA D.C.
TRANSISTOR FET
Los transistores ms conocidos son los llamados bipolares (NPN y PNP), llamados
as porque la conduccin tiene lugar gracias al desplazamiento de portadores de
dos polaridades (huecos positivos y electrones negativos), y son de gran utilidad
en gran nmero de aplicaciones pero tienen ciertos inconvenientes, entre los que
se encuentra su impedancia de entrada bastante baja.
Existen unos dispositivos que eliminan este inconveniente en particular y que
pertenece a la familia de dispositivos en los que existe un solo tipo de portador de
cargas, y por tanto, son unipolares. Se llama transistor de efecto campo.
Explicacin de la combinacin de portadores.
Puesto que hay una tensin positiva entre el drenador y el surtidor, los electrones
fluirn desde el surtidor al drenador (o viceversa segn la configuracin del
mismo), aunque hay que notar que tambin fluye una corriente despreciable entre
el surtidor (o drenador) y la puerta, ya que el diodo formado por la unin canal
puerta, esta polarizado inversamente.
En el caso de un diodo polarizado en sentido inverso, donde inicialmente los
huecos fluyen hacia la terminal negativa de la batera y los electrones del material
N, fluyen hacia el terminal positivo de la misma.
Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se
aumenta VDS aumenta una regin con empobrecimiento de cargas libres

Cuando seleccionamos un transistor tendremos que conocer el tipo de
encapsulado, as como el esquema de identificacin de los terminales. Tambin
tendremos que conocer una serie de valores mximos de tensiones, corrientes y
potencias que no debemos sobrepasar para no destruir el dispositivo. El
parmetro de la potencia disipada por el transistor es especialmente crtico con la
temperatura, de modo que esta potencia decrece a medida que aumenta el valor
de la temperatura, siendo a veces necesaria la instalacin de un radiador o aleta
refrigeradora. Todos estos valores crticos los proporcionan los fabricantes en las
hojas de caractersticas de los distintos dispositivos.
Explicacin de sus elementos o terminales.
Un transistor de efecto campo (FET) tpico est formado por una barrita de
material p n, llamada canal, rodeada en parte de su longitud por un collar del
otro tipo de material que forma con el canal una unin p-n.En los extremos del
canal se hacen sendas conexiones hmicas llamadas respectivamente sumidero
(d-drain) y fuente (s-source), ms una conexin llamada puerta (g-gate) en el
collar.

La figura muestra el croquis de un FET con canal N



Smbolos grficos para un FET de canal N


Smbolos grficos para un FET de canal P
Zonas de funcionamiento del transistor de efecto de campo (FET):
ZONA HMICA o LINEAL: En esta zona el transistor se comporta como
una resistencia variable dependiente del valor de VGS. Un parmetro que
aporta el fabricante es la resistencia que presenta el dispositivo para
VDS=0 (rds on), y distintos valores de VGS.
ZONA DE SATURACIN: En esta zona es donde el transistor amplifica y
se comporta como una fuente de corriente gobernada por VGS

- ZONA DE CORTE: La intensidad de drenador es nula (ID=0).

A diferencia del transistor BJT, los terminales drenador y surtidor del FET pueden
intercambiar sus papeles sin que se altere apreciablemente la caracterstica V-I
(se trata de un dispositivo simtrico).

La operacin de un FET de CANAL P es complementaria a la de un
FET de CANAL N, lo que significa que todos los voltajes y corrientes
son de sentido contrario.
Siempre nos va a interesar estar en la regin de saturacin, para que la nica
variable que me controle la cantidad de corriente que pase por el drenador sea la
tensin de puerta.

Ecuacin de Shockley:

ID=IDSS(1-
VGS/Vp)2

Donde:
Vp es la tensin de puerta que produce el corte en el transistor FET.
IDSS es la corriente mxima de drenador que circula por el transistor, al
aumentar VDS, cuando la polarizacin de la puerta es VSG= 0 vol
Parmetros del FET

La corriente de sumidero Id es funcin tanto de la tensin de sumidero Vds como
de la puerta Vgs. Como la unin est polarizada inversamente, suponemos que la
corriente de puerta es nula, con lo que podemos escribir:
Ig = 0 e Id = (Vds, Vgs)
En la zona de estriccin (saturacin) en que las caractersticas son casi rectas (en
el grfico, son horizontales, pero en realidad tienen una pendiente positiva)
podemos escribir la respuesta del transistor para pequeos incrementos de Vds y
Vgs en esta forma


El parmetro rd se llama resistencia diferencial del sumidero del FET, y es la
inversa de la pendiente de la curva. Que como en el grfico, dicha pendiente es
cero (en la realidad, como he dicho antes existe algo de pendiente), entonces la rd
es infinita (muy grande). El parmetro gm se le denomina conductancia mutua o
transconductancia, y es igual a la separacin vertical entre las caractersticas que
corresponden a diferencias de valor de Vgs de 1 voltio.
El FET en altas frecuencias
El FET en altas frecuencias se puede describir en trminos del circuito en
equivalente hibrido pi, los condensadores

conjuntamente con el FET son

una consecuencia de la puerta polarizada en sentido inverso.
Las capacidades entre la puerta y el surtidor y entre la puerta y el drenador son
anlogas a las capacitancias colector-base

ya que todas son resultado de una

unin p-n inversamente polarizada. Por tanto estos condensadores varian al igual
que

Los valores tpicos de

varian desde 50pF para un Fet en baja frecuencia hasta

menos de 5pF para un Fet en alta frecuencia. El condensador de realimentacin

es usualmente de 5pF.





IMPEDANCIA DE ENTRADA

Partiendo del anterior circuito, aislamos el osciloscopio del generador, colocamos
la tierra del osciloscopio donde se indica en el circuito, el canal x en 1 y el canal y
en 2.

Empezamos a variar el potencimetro R1, cuando el votaje en R1 sea la mitad del
voltaje de entrada, ese es el valor de la impedancia que ve el generador, teniendo
en cuenta que por el teorema de mxima transferencia de potencia, en una
impedancia cae la mxima potencia cuando esta es igual a R1.







DISEO


Se toma Idss/4 debido que esta es la zona ms lineal de la parbola


















Parmetros iniciales:
















Vgsoff 0.5 V := Idss 4.5mA := Cgd 9pF :=
Cgs 35pF :=
Vp Vgsoff :=
RL 330O :=
Vdd 15V :=
Id
Idss
4
:=
Rg 50O :=
Vgs Vp 1
Id
Idss

\
|
|
.
0.25 V = :=
AVds 16V 2V 14V = :=
AId 0.8mA 0.4mA 0.4mA = :=
rd
AVds
AId
35 KO = :=
Id Idss 1
Vgs
Vp

\
|
|
.
2

gm
Vgs
Id
c
c
Vgs
Id
c
c
2Idss
Vgs Vp
Vp
2
|

\
|
|
.

gm 2Idss
Vgs Vp
Vp
2
|

\
|
|
.
9 10
3

1
O
= :=
POLARIZACION











MODELO AC



GANACIA EN BANDA MEDIA





Cgs
Vg
Rg Cgd
gmVgs
Rd rd RL
D
S
Vout
-
+
G

"Debido a que Is = Id e VRs = VRd. Rs =Rd "







Rs
Vdd
3 Id
4.444KO = :=
Rd Rs 4.444 10
3
O = :=
VR1
Vdd
3
Vgs + 4.75V = :=
VR1
Vdd R1
R1 R2 +
R1 1MO :=
R2
R1 Vdd
VR1
R1 2.158MO = :=
Avm
Vout
Vin
Zout
rd Rd
rd Rd +
|

\
|
|
.
RL
rd Rd
rd Rd +
|

\
|
|
.
RL +
304.518O = :=
Q1
2SK12
R1
4.4K
R2
4.4K
R3
1Meg
0
V1
15V
R4
2.158Meg
C1
100u
R5
50
V2
1mVac
0Vdc
C2
100u
C3
100u
R6
330
Figura1. Drain Comn
Figura2. Modelo AC de Drain Comn.




CALCULO DE FHv POR CONSTATNES DE TIEMPO









CALCULO DE FH TENIENDO EN CUENTA LAS CAPACITANCIAS
INTRINCESCAS DE LA MEDICION:



Vin Vgs
Cgs
Vg
Rg Cgd
gmVgs
Rd rd RL
D
S
Vout
-
+
G
Cwt
Cwt









"Capacitancia intrnseca del osciloscopio"

"Capacitancia del cable RG-58A/U por pie"
Vout gm Zout Vgs
Avm gm Zout 2.741 = :=
Req1 Rg :=
Cmo Cgd 1 gm Zout + ( ) 33.666pF = :=
Cmi Cmo Cgs + 68.666pF = :=
t Cmi Req1 :=
FHV
1
2t t
46.356MHz = :=
Cosc 15pF :=
Cw 26.5
pF
ft
Figura4. Modelo AC de Drain Comn con capacitancias intrnsecas de la medicin Cwt
Cgs
Vg
Rg
gmVgs
Rd rd RL
D
S
Vout
-
+
G
Cmo
Cwt
Figura3. Reflejada Cgd




SIMULACIONES CON MEDICION IDEAL
DRAIN COMUN
BIAS-POINT

"Suponiendo que la sonda tenga 3 pies de largo aproximadamente"

"Suma de la capacitancia del cable y el osciloscopio"



"Frecuencia de corte esperada en la medicin"


Cw 26.5pF 3 79.5pF = :=
Cwt Cw Cosc + 94.5pF = :=
t
2
Req2 Cwt 28.777ns = :=
Req2 Zout :=
FHvosc
1
2t
1
2
n
t
n
=

4.309MHz = :=
t
1
Req1 Cmi Cwt + ( ) 8.158ns = :=

AC SWEEP

FH = 47.3 MHZ
SIMULACIONES CON MEDICION REAL
DRAIN COMUN
BIAS-POINT





Frequency
10KHz 30KHz 100KHz 300KHz 1.0MHz 3.0MHz 10MHz 30MHz 100MHz 300MHz 1.0GHz
V(R5:1) V(R6:1) V(R6:1)/V(R5:1)
0
5
10
AC SWEEP

FH = 5.6 MHZ
RESULTADOS
PUNTO Q.

BARRIDO EN FRECUENCIA
f(Khz) Vi Vo
Av ( GRADOS )
Calculado Medido Calculada Medida
10 1 V 2,73 V 2,74 2,7 180 180
30 2 V 2,73 V 2,74 2,7 180 180
100 3 V 2,709 V 2,709 2,7 180 180
500 4 V 2,59 V 2,59 2,5 180 180
1000 5 V 2,46 V 2,46 2 180 160
5000 6 V 1,86 V 1,86 1,3 180 154
10000 7 V 1,5 V 1,5 1 180 132

IMPEDANCIA DE ENTRADA = 38 k
IMPEDANCIA DE ENTRADA A Fhv = 10 k
Frequency
10KHz 30KHz 100KHz 300KHz 1.0MHz 3.0MHz 10MHz 30MHz 100MHz 300MHz 1.0GHz
V(R5:1) V(R6:1) V(R6:1)/V(R5:1)
0
5
10
CONCLUSIONES
- El funcionamiento en altas frecuencias del FET es mas optimo que el
funcionamiento en altas frecuencias del BJT, ya que el ancho de banda y la
ganancia son ms estables.

- Se puede analizar, que el FET tiene un mejor funcionamiento en seales
pequeas que el BJT, ya que en el laboratorio el FET a seales pequeas
presenta mucha menos distorsin, que su similar en BJT.

- Es importante tener en cuenta las capacitancias internas del osciloscopio y
de las sondas de medicin, ya que estas afectan enormemente los clculos,
al hacer los clculos con estas capacitancias, el ancho de banda cae por lo
menos dos veces de cuando se hacen los clculos sin tener en cuenta
estas capacitancias, lo cual se ve reflejado en el laboratorio.

- Se analizo que el FET en source comn, es equivalente al BJT en la
configuracin emisor comn, por lo cual se puede evidenciar que el FET en
dicha configuracin, posee una ganancia de banda media bastante grande,
pero un ancho de banda muy pequeo.

- A altas frecuencias el FET en la configuracin Drain comn presenta una
cada considerable en la ganancia de banda media, y la fase empieza a
variar, por tanto no es de 180 grados como seria idealmente y como
verdaderamente se evidencia a frecuencias no tan altas , situacin que se
pronostico en los clculos.

- La polarizacin en D.C. del FET es mas errnea que su similar en BJT,
teniendo en cuenta que el Idss y el Vp, son constantes con ms
probabilidad de error que el hfe, por tanto es ms complicado lograr una
polarizacin de

en cada componente de la maya de salida, si eso es lo

que se desea.

- Es importante mencionar la diferencia entre las impedancias de entrada del
BJT y del FET, ya que el primero tiene una impedancia de entrada muy baja
y por tanto la mayor parte de la potencia de entrada, no se ve reflejada en
la salida, por el contrario el FET tiene una impedancia de entrada mucha
ms alta a la del BJT, por lo cual se acerca mucho mas al funcionamiento
ideal que es lo que se quiere y por tanto en ocasiones es ms funcional que
el BJT.

- Se puede observar que la impedancia de entrada va cayendo conforme la
frecuencia aumenta, ya que las reactancias van siendo cada vez ms
pequeas. En especial

que est en paralelo con Rb, lo cual es la

impedancia que ve el generador.













IMAGENES
Frecuencia = 5Khz

Frecuencia= 50 Khz

Frecuencia= 500 Khz

Frecuencia= 5 Mhz

Frecuencia= 10 Mhz