Informe N°4 - Amplificadores Multietapas

Universidad Tecnolgica de Panam
Facultad de Ingeniera Elctrica

Lic. en Ing. Electromecnica
Circuitos Electrnicos II
Instructora: Luzmila Lan
LABORATORIO N4
AMPLIFICADOR MULTIETAPA
Nombre: Burgos, lvaro
Cdula: 8-886-1831
Correo: alvaroburgos1209@hotmail.com
Nombre: Fong, Enelisyer

Cdula: 6-718-1814
Correo: efong-26@hotmail.com
Nombre: Ibarra, Samuel

Cdula: 8-892-2460
Correo: samuelibarra2504@gmail.com
Nombre: Jimnez, Daniela

Cdula: 8-874-829
Correo: deja_1419@hotmail.com
Nombre: Mndez, Cristian

Cdula: 8-885-310
Correo: crisju09@gmail.com
Resumen: A continuacin, en el siguiente informe, se expondr una breve explicacin sobre cmo se disea un
circuito amplificador de 3 etapas, siguiendo con los parmetros requeridos por la gua de laboratorio. El diseo
es el de un circuito de pequea seal que, a frecuencias medias y con componentes discretos, pueda obtener una
ganancia de 200 V/V con una resistencia de carga de 500 , as como contar con una impedancia de entrada alta
y una baja impedancia de salida. Al igual que el laboratorio anterior, para el desarrollo de este informe, primero
procederemos a realizar el anlisis teorico de nuestro circuito amplificador propuesto mediante clculos, que
finalmente compararemos con los datos obtenidos de la simulacin del mismo.
Descriptores: Acople, Amplificador, Ganancia, Impedancia, Transistor.
Introduccin.
Los amplificadores multietapas son aquellos que resultan de conectar dos o ms amplificadores simples en
configuracin cascada, es decir, que en la salida de una etapa se acopla la entrada de la siguiente, quedando una
entrada y una salida global. Adems pueden ser conectadas entre s para mejorar sus respuestas tanto en ganancia,
impedancias o ancho de banda. La tcnica de anlisis de este amplificador es sencilla ya que se reduce bsicamente
a analizar un conjunto de etapas bsicas y a partir de sus modelos equivalentes obtener el modelo equivalente del
amplificador completo.
Las caractersticas generales de este tipo de amplificadores son:
La impedancia de entrada global es igual a la impedancia de entrada del primer amplificador.
La impedancia de salida global es igual a la impedancia de salida del ltimo amplificador.
La ganancia global del circuito es igual al producto de las ganancias individuales de cada etapa, siempre y
cuando se considere el efecto de carga entre cada par de etapas. Esto es vlido tanto para la ganancia de voltaje
como la ganancia de corriente.
Podemos decir que se puede conectar cualquier nmero de amplificadores de esta forma, sin embargo, es comn
encontrar amplificadores en cascada compuesto de dos o tres etapas de amplificadores bsicos. Si se consideran
las seis configuraciones elementales con un solo transistor, existen 36 posibles conexiones de dos etapas, y 216
configuraciones de tres etapas, pero no todas las combinaciones son tiles.
Otro aspecto importante a mencionar sobre los amplificadores multietapas, es el acoplamiento. Este establece la
forma en que se conectan las distintas etapas, dependiendo de la naturaleza de la aplicacin y las caractersticas de
respuesta en frecuencia que se desea. Tambin se debe tener en cuenta el impacto del acoplo de impedancias entre
los amplificadores bsicos, si lo se desea es un amplificador de altas prestaciones.
El acoplamiento capacitivo o por condensador es el ms utilizado en amplificadores de CA. Este se usa para
interconectar distintas etapas en las cuales solo se desea amplificar seal alterna, ya que la presencia de los
capacitores anula las componentes DC y permite solo la amplificacin de seales en CA. Adems de esto,
permiten mayor libertad en el diseo y la polarizacin de un amplificador, no afecta a las otras etapas.

Materiales Equipo.
Fuente variable DC
Osciloscopio de dos canales
Generador de seales
Plantilla de prueba
Resistores y Condensadores
BJT y MOSFET
Procedimiento y Metodologa
1. Disee un amplificador de tres etapas
Las especificaciones requeridas para el diseo
Rin 1.0 M
Rout 50.0
AV = +200 10%
RL = 500
Se requiere MOSFET - E en la primera etapa y BJT en las otras etapas.
Utilizar nicamente una fuente DC.
Acoplamiento capacitivo.
Para la eleccin de las etapas seguimos el siguiente procedimiento:
a. Elegimos la primera etapa en funcin de la impedancia de entrada requerida.
b. Elegimos la ltima etapa en funcin de la impedancia de salida requerida.
c. Suponiendo el uso nicamente de estas etapas, estimar el valor de la ganancia en base a las ganancias tpicas,
y la condicin de desfasamiento. Si no es posible obtener la ganancia requerida, o el desfase necesario,
agregar una o ms etapas Intermedias para lograrlo.
d. Dibujar el diagrama esquemtico completo, incluyendo los acoplamientos
Primera Etapa:
Fuente Comn en autopolarizacin con Rs no evitada.
Una caracterstica del Fuente Comn es que la impedancia de entrada es alta y solo viene dada por la Rg, es
por esto que elegimos esta configuracin para cumplir con el requisito de que Rin 1.0 M. Adems este
circuito no amplificar mucho ya que cuenta con una ganancia del orden de los 2 V/V. La configuracin de
autopolarizacin elimina la necesidad de tener dos fuentes de CD. El voltaje controlado de compuerta-fuente
se determina ahora por el voltaje a travs de un resistor Rs
Figura N1. Esquema Fuente Comn utilizado en la primera etapa

El MOSFET utilizado para la primera etapa del amplificador fue el 2N3819
Anlisis en Corriente Continua

Para el anlisis en continua, los capacitores pueden reemplazarse por circuitos abiertos, y el resistor RG, por
un equivalente de corto circuito ya que IG = 0 A. La corriente a travs de RS es la corriente de fuente I S, pero
IS = ID, por lo que la ecuacin quedara: VRs = VS = ID Rs
Para la malla de entrada, tenemos que:
VGS = VG VRs
pero VG = 0 V
VGS = ID Rs
Se debe tener en cuenta que, VGS es una funcin de la corriente de salida ID, por lo cual las ecuaciones que
definen la configuracin de la red, junto con la ecuacin de Shockley son:
ID = IDSS ( 1
VGS
VP
)2
VGS = ID Rs
Por lo tanto,
ID = IDSS ( 1 +
ID Rs
Vp
)2
Utilizando las caractersticas de transferencia del dispositivo, se tiene que el nivel de VDS se puede determinar
al aplicar la ley de voltaje de Kirchoff al circuito de salida, con el resultado:
VRs + VDS + VRD VDD = 0.
VDS = VDD VRs VRD = VDD ID (R S + R D ).
Adems tenemos que:
VD = VDS + VS = VDD VRD
Lo que resta solo realizar los clculos pertinentes. Primeramente se debern obtener ciertos datos a bien de
resolver el circuito bien polarizado. Para ello se deber obtener la V P y la IDSS. Obteniendo los valores de la
hoja de datos, VP = - 8 V, IDSS = 15 mA. Adems, se debe tener en cuenta que, la condicin ms favorable para
obtener la mxima excursin de seal sin distorsin es que el punto de trabajo est en el centro de la recta de
carga. Para esto asumimos un voltaje de operacin =

Teniendo ya los valores de la IDSS y la VP se podrn obtener los otros valores faltantes:
VGS 2
ID = IDSS ( 1
)
VP
4 2
ID = 0.015 ( 1
)
8
= .
Ahora se puede calcular el valor de R S

=
=
= . .
.
Anlisis en Corriente Alterna
El circuito en pequea seal queda tal que las impedancias de entrada y salida sern las siguientes:
= = . La RG se pondr de 1 M para as tener una impedancia de entrada alta (especificada en
los requisitos del circuito), ya que la impedancia de entrada solo se ve afectada por la R G.
Por otro lado, para el clculo de la ganancia y la impedancia de salida de la primera etapa, es necesario calcular
el valor de la transconductancia. Calculamos la transconductancia
2 IDSS
VGS
2 (0.02)
4
gm =
(1
)=
(1
) = 2.0 mS
VP
VP
8
8
Predeterminamos una ganancia de tensin = . es:
V0
gm R D
= AV1 =
Vi
1 + gm R S
( + )( )
=
.
Para la Zout de la primera etapa, podemos decir es aproximadamente igual a R D , ya que rd R D

Por lo tanto .
La mxima seal de entrada permitida para que no haya distorsin en la seal de salida viene dado por la
expresin Vi =
VDSQ VGSQ VP
1 + AV1
Para esto calculamos el voltaje drenaje-fuente

VDSQ = VDD IDQ (R S + R D ) = 12 (3.75)(4.5 + 1.1) = 9.0V
Por lo tanto
VDSQ VGSQ VP 9 + 4 + 8
Vi =
=
= 0.86 V
1 + AV1
1 + 2.5
Segunda Etapa:
Emisor Comn polarizado por divisor de voltaje.
Como se desea que la ganancia de voltaje sea mayor a 100, la etapa ms apropiada es un emisor ya que una de
sus caractersticas es que la ganancia de voltaje es alta y en multiplicacin con la ganancia de voltaje de la
primera etapa que es baja, obtendramos una ganancia mayor a 100, con la respectiva polarizacin de un emisor
comn.
Figura N2. Esquema Emisor Comn utilizado en la segunda etapa

El BJT utilizado para la segunda y tercera etapa del amplificador fue el Q2N2222

Lo primero que hacemos es calcular la corriente de colector y el voltaje colector-emisor del punto de trabajo
(Q). Ya que esta es la etapa de mayor amplificacin del circuito, nos interesa que la seal amplificada, tenga la
mayor amplitud posible sin recorte. Para esto situamos el punto de trabajo en el centro de la recta de carga y
as no se recorte la seal de salida. La forma de obtener este punto de trabajo, es haciendo que la mxima
excursin por el pico mximo sea igual a la mxima excursin por el pico mnimo. Para ello se tiene que subir
un poco ms el punto de polarizacin en la recta de carga en continua, de forma que lo situemos en el centro
de la recta de carga en alterna, ya que la recta de carga en alterna es la que nos limita la excursin de seal.
Para empezar eliminaremos todos los generadores de
alterna y realizaremos un estudio de polarizacin en
DC. Adems, simplificaremos el circuito realizando
Thevenin, para as facilitarnos los clculos.
Resistencia Thevenin
R1 R 2
R th =
R1 + R 2
Voltaje Thevenin
VCC R 2
Vth =
R1 + R 2
Adems Rc debe ser ms o menos igual o menor que la
RL ya que para la mxima transferencia de potencia, la
Rout debe ser igual a la Zin del circuito siguiente.
Figura N3. Anlisis de Operacin del BJT
Segn la Figura N3, podemos determinar un voltaje colector-emisor en un punto de operacin en el centro de
la lnea de carga. Para esto asumimos un valor de = . . Adems escogemos un valor de RC en base a
la Figura N2, con un valor tpico mediano de RC =10.0 k. Con el circuito de salida o la malla de colectoremisor calculamos la corriente de colector. Ya que al ser Ve = 0, la VCE ser igual a la VCE = Vc.
VCE = VC = VCC IC R C

.
=
=
= .

.

Teniendo las siguientes ecuaciones del transistor, se podrn obtener el resto de las intensidades del transistor.
Para esto se supondr que el transistor opera en activa, ya que no puede ser de otro modo para una amplificacin
ptima VBE = 0.6V y un factor tpico = 135.
=
.
=
= .
Para la obtencin de las dos resistencias que polarizarn el circuito se tendr en cuenta la siguiente ecuacin
R1 = 10 R2. Se aplicarn las leyes de Kirchoff, para as, obtener resultados. Recordamos que la resistencia de
Thevenin de la segunda etapa es la carga de la primera etapa y debe ser bastante alta, del orden de los 90 k,
para no afectar el diseo de dicha etapa.
Resistencia Thevenin
R1 R 2
=
R1 + R 2
10 R 2
90 103 =
11
= .
.
Para comprobar que nuestra corriente de base se aproxima, utilizamos nuestro circuito de entrada, cogiendo la
malla de base-emisor.
Voltaje Thevenin
VCC R 2
(12)(100)
Vth =
=
= 1.091
R1 + R 2
1100
Malla de Entrada
Vth = IB R th + VBE
Vth VBE
1.091 0.6
IB =
=
= 5.45A
R th
90 103
Eliminaremos las fuentes en continua y sustituiremos el transistor por su modelo de pequea seal. Tenemos
que la ro est en circuito abierto al ser muy grande (casi infinito). A partir de ah se hallaran todos los valores:
re =
Vt
Vt
0.03 V
=
=
40
IE IB +IC 705 A
r = re = (135)(40) 5.4 k
A continuacin hallaremos las impedancias, tanto de entrada como de salida y la ganancia de tensin
Impedancia de entrada:
= .
Impedancia de salida:
=
Ganancia de tensin:

Una vez obtenidos todos los valores solicitados y como suplemento al diseo del amplificador, vamos a calcular
la mxima tensin Vi en alterna que se puede aplicar a la red para la zona activa. Sabemos que en pequea
seal la tensin de base-emisor debe ser menor a 10mV; VBE < 10 mV. Atendiendo al modelo de pequea seal,
tenemos que la tensin VBE =Vi < 10 mV.
La otra condicin para que el transistor este en activa es que la tensin de base-colector sea mayor que cero.
Para ello, la tensin de colector debe ser mayor a la tensin de base y por tanto: VBC > 0. Para resolver esta
incgnita, tenemos que resolver Vc (t) en funcin de Vi (t) y para ello tomamos:
Vo
= Gv
Vi (t)
Por tanto Vc (t) = Gv Vi (t)
Sustituimos en las ecuaciones dadas y obtenemos que:
Vc (t) = 0.6 5
Gv Vi (t) 4.4
4.4
Vi (t) <
17.5 mV.
250
Siendo esta la tensin mxima que se puede aplicar a la entrada del amplificador en alterna. Por tanto, para la
tensin que se aplica desde el generador, con Vi = 10 mV, se podr trabajar con el amplificador sin ningn
problema y para cualquier tensin de entrada menor a 18.8 mV, en general.
Tercera Etapa:
Emisor Seguidor
Se eligi un emisor seguidor, ya que su impedancia de salida es muy baja, y se busca que sea menor a 100.
La configuracin de emisor seguidor se utiliza a menudo con propsitos de acoplamiento de impedancia.
Presenta una elevada impedancia en la entrada, as como un valor bajo en la salida. En realidad, puesto que el
colector est conectado a tierra en el anlisis de CA, sta es de hecho una configuracin de colector comn.
Figura N4. Esquema Emisor seguidor utilizado en la tercera etapa

Cuando la salida se toma desde el terminal del emisor del transistor, la red recibe el nombre de emisor seguidor.
El voltaje de salida siempre es un poco menor que la seal de entrada, debido a la cada de la base al emisor,
aunque la aproximacin AV 1 casi siempre es satisfactoria. A diferencia del voltaje de colector, el voltaje de
emisor est en fase con la seal Vi. Esto es, tanto Vo como Vi alcanzan sus valores pico positivo y negativo al
mismo tiempo. El hecho de que Vo siga la magnitud de Vi con una relacin en fase, explica el uso de la
terminologa emisor seguidor.
Lo primero que hacemos es calcular la corriente de colector y la tensin colector emisor, en el punto de trabajo
(Q), para que la amplitud de la seal de salida sea mxima con el mnimo recorte posible. Ya que esa etapa es
la que se va a situar a la salida del amplificador (para obtener, como hemos dicho antes, una impedancia de
salida baja) y nos interesa que la seal amplificada, tenga la mayor amplitud posible sin recorte.

El punto de trabajo o polarizacin (Q), del amplificador de seal, se sita en el centro de la recta de carga para
alterna, ya que es la mejor consideracin para la mxima excursin de seal sin recorte. Esto se hace con el
objetivo de que la salida del amplificador no nos recorte la seal de salida.
La forma de obtener este punto de trabajo, es haciendo que la mxima excursin por el pico mximo sea igual
a la mxima excursin por el pico mnimo. Para ello se tiene que subir un poco ms el punto de polarizacin
en la recta de carga en continua, de forma que lo situemos en el centro de la recta de carga en alterna, ya que
la recta carga en alterna es la que nos limita la excursin de seal.
Segn la Figura N3, asumimos un valor de = . . Con el circuito de salida o la malla de colectoremisor calculamos la corriente de colector. Ya que al ser Ve = I R E
VDD = VE + VCE = VCE + IE R E

=
=
= .

.
Teniendo las siguientes ecuaciones del transistor, se podrn obtener el resto de las intensidades del transistor.
Para esto se supondr que el transistor opera en activa, ya que no puede ser de otro modo para una amplificacin
ptima VBE = 0.6V y un factor tpico = 160.
=
.
=
= .
Ahora en la malla de entrada podemos calcular el valor de la resistencia de base

IE R E
.
=
=
=
.
Eliminaremos las fuentes en continua y sustituiremos el transistor por su modelo de pequea seal. Tenemos
que la ro est en circuito abierto al ser muy grande (casi infinito). A partir de ah se hallaran todos los valores:
re =
Vt
Vt
0.03 V
=
=
50
IE IB +IC
7mA
r = re = (160)(5) 800
A continuacin hallaremos las impedancias, tanto de entrada como de salida y la ganancia de tensin
=
=
Ganancia de tensin:
=
.
+

Circuito Amplificador Final
Figura N5. Esquema del Circuito Amplificador propuesto
=
=
Ganancia de tensin:
.
Figura N6. Grfica de la Seal de Entrada (amarilla) vs la Seal de Salida (azul)

Tabla Comparativa entre Datos calculados y medidos

Parmetro
Etapa N1
Etapa N2
Etapa N3
ID
VGS
VDS
AV
Zin
Zout
IC
VCE
IB
AV
Zin
Zout
IC
VCE
IB
AV
Zin
Zout
Datos Calculados
3.75 mA
4.0 V
9.0 V
2.5
1.0 M
4.5 k
0.70 mA
5.0 V
5.2 A
250
5.1 k
10.0 k
7.0 mA
5.25 V
44.3 A
0.95
800
50
Datos Medidos
3.64 mA
4.1 V
8.9 V
2.1
987 k
4.3 k
0.73 mA
4.8 V
5.6 A
210
4.9 k
9.3 k
7.1 mA
5.32 V
42.7 A
0.94
784
42
% Error
2.9 %
2.5 %
1.1 %
16.0 %
1.3 %
4.0 %
4.3 %
4.0 %
7.2 %
16.0 %
3.9 %
7.0 %
1.5 %
1.5 %
3.6 %
1.0 %
2.0 %
16.0 %
Conclusiones
En general, los valores de los parmetros obtenidos durante la experiencia, estn dentro de los rangos
proporcionados por la Datasheet de los fabricantes de cada dispositivo. Adems es importante mencionar que para
circuitos con transistores, las seales de ruido provocan dificultades a la hora de realizar las lecturas de las
mediciones, afectando grandemente los clculos.
Por otro lado, vemos que la configuracin fuente comn es la ms adecuada para obtener toda la ganancia requerida
en un amplificador. Dependiendo de la magnitud de la ganancia requerida, puede usarse un CS de una etapa o uno
en configuracin en cascada. Esto incluye amplificadores de voltaje que no requieren una resistencia de entrada
alta y que aprovechan el excelente desempeo a alta frecuencia de la configuracin CG y amplificadores de
corriente de ganancia unitaria o seguidores de corriente. Este ltimo da lugar a la aplicacin ms popular de la
configuracin de compuerta comn, el amplificador en cascada.
Esta es una de las prcticas, que nos parecen ms interesantes ya que utilizamos los conocimientos obtenidos en
todas las prcticas anteriores, como dominar el conocimiento de las caractersticas bsicas de cada configuracin
tanto en BJT como FET, ya que conociendo sus caractersticas podemos definir cada etapa segn las caractersticas
finales de nuestro amplificador. Nos parece interesante el hecho de acoplar varias etapas, ya que en ocasiones un
solo amplificador gana mucho voltaje pero poca corriente o al revs, en las impedancias la salida es alta y la entrada
baja y viceversa, por lo que con un amplificador de cascada podemos crear un amplificador con las caractersticas
que se necesiten solo teniendo en cuenta las caractersticas de cada etapa. Con respecto al desarrollo de la practica
tuvimos problemas con los acoplamientos y las ganancias parciales, lo cual resolvimos checando etapa por etapa,
recalculando y pasando a la siguiente etapa una vez que la anterior estuviese correcta.
Referencias Bibliogrficas.
[1] SEDRA, A & SMITH, K. 2006. Circuitos Microelectrnicos 5Ed - McGraw-Hill.
[2] BOYLESTAD, R & NASHELSKY, L. 2009. Electrnica: Teora de Circuitos y Dispositivos Electrnicos
10Ed - Pearson

Informe N°4 - Amplificadores Multietapas

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe N°4 - Amplificadores Multietapas

Cargado por

Copyright:

Formatos disponibles

Universidad Tecnolgica de Panam

Facultad de Ingeniera Elctrica

Nombre: Fong, Enelisyer

Nombre: Ibarra, Samuel

Nombre: Jimnez, Daniela

Nombre: Mndez, Cristian

Universidad Tecnolgica de Panam

Figura N1. Esquema Fuente Comn utilizado en la primera etapa

Universidad Tecnolgica de Panam

El MOSFET utilizado para la primera etapa del amplificador fue el 2N3819

Anlisis en Corriente Continua

Universidad Tecnolgica de Panam

Para la Zout de la primera etapa, podemos decir es aproximadamente igual a R D , ya que rd R D

Para esto calculamos el voltaje drenaje-fuente

Figura N2. Esquema Emisor Comn utilizado en la segunda etapa

Universidad Tecnolgica de Panam

Anlisis en Corriente Continua

Figura N3. Anlisis de Operacin del BJT

Universidad Tecnolgica de Panam

Universidad Tecnolgica de Panam

Figura N4. Esquema Emisor seguidor utilizado en la tercera etapa

Universidad Tecnolgica de Panam

Ahora en la malla de entrada podemos calcular el valor de la resistencia de base

Universidad Tecnolgica de Panam

Circuito Amplificador Final

Figura N5. Esquema del Circuito Amplificador propuesto

Figura N6. Grfica de la Seal de Entrada (amarilla) vs la Seal de Salida (azul)

Universidad Tecnolgica de Panam

Tabla Comparativa entre Datos calculados y medidos

También podría gustarte