UNIVERSIDAD DISTRITAL FRANCISCO JOSÉ DE CALDAS

LABORATORIO DE ELECTRÓNICA II

PRÁCTICA DE LABORATORIO # 4.

“EL FET EN ALTA FRECUENCIA”

Docente: Jose Hugo Castellanos

Michael Stiven Berrio Cárdenas 20191005082

Santiago Medina 20191005131

Samuel David Mosquera Bernal 20192005016

Bogotá Distrito Capital

31/01/2022
 I. INTRODUCCIÓN

En esta práctica de laboratorio se trata de comprender y verificar el comportamiento en

frecuencia de los transistores FET mediante un circuito alimentado por una fuente DC,
obteniendo gracias a un solo tipo de polarización, de manera que se puedan comparar los
resultados teóricos con los datos obtenidos por ensamblaje. En la práctica, se utilizan modelos
mixtos para obtener estos datos teóricos. Además, los diagramas de Bode se utilizan para el
análisis gráfico de los resultados, ya que estos diagramas nos permiten visualizar el
comportamiento de ganancia y cambio de fase del amplificador de circuito en función de la
frecuencia aplicada.

II. OBJETIVOS

• Observar y analizar el comportamiento en la ganancia de voltaje junto con el desfase

de la señal que entra al circuito con respecto a la señal que sale del mismo.
• Observar los efectos que existen al aplicar diferentes frecuencias en la ganancia de
voltaje a través de la polarización de un transistor FET.
• Como el mismo título del informe lo indica, analizar la respuesta en alta frecuencia
del transistor FET en sus diferentes configuraciones evidenciando y determinando
sus ventajas y desventajas.
• Utilizar las poderosas herramientas que nos han brindado la ingeniería tal como lo
son los diagramas de Bode para comprobar la información brindada por la teoría con
respecto a la ganancia de voltaje y el comportamiento dentro de la polarización en el
laboratorio.
• Como lo predice la teoría, existen algunas capacitancias parasitas las cuales se
comprobará su efecto en el laboratorio en el transistor en altas frecuencias.
III. MARCO TEÓRICO

El transistor de efecto campo (FET, del inglés field-effect transistor) es un transistor que usa
el campo eléctrico para controlar la forma y, por lo tanto, la conductividad de un canal que
transporta un solo tipo de portador de carga, por lo que también suele ser conocido como
transistor unipolar. Es un semiconductor que posee tres terminales, denominados puerta
(representado con la G), drenador (D) y fuente (S). La puerta es el terminal equivalente a la
base del transistor de unión bipolar (BJT), de cuyo funcionamiento se diferencia, ya que, en
el FET, el voltaje aplicado entre la puerta y la fuente controla la corriente que circula en el
drenaje. En los FET, los electrones pueden fluir en cualquier dirección a través del canal
cuando se operan en el modo lineal. La convención de nomenclatura del terminal de drenaje
y el terminal de fuente es algo arbitraria, ya que los dispositivos están típicamente (pero no
siempre) construidos simétricamente desde la fuente al desagüe. Esto hace que los FET sean
adecuados para conmutar señales analógicas entre trayectos (multiplexación). Un uso común
de los FET es como amplificadores. Debido a su gran resistencia de entrada y baja resistencia
de salida, es efectivo como un buffer en la configuración de drenaje común (seguidor de
fuente). Son muy comunes en amplificadores de audio.

• FET en alta frecuencia

Cuando el transistor FET está expuesto a altas frecuencias, como lo es en este caso, en el
interior del transistor se comienzan a generar unas capacitancias inter-electróncias que
también son conocidas como capacitancias. Existe un modelo conocido como modelo de
Giacoletto o como modelo físico para analizar el transistor el cual es el siguiente:

Fig.1. Modelo físico o de Giacoletto.

Es importante tener en cuenta que p-ara facilitar el análisis, se puede utilizar el teorema de
Miller. Este teorema se basa en la traducción de la admitancia. Para aclarar esta idea, el
teorema de Miller refleja una cierta admitancia del circuito de entrada y salida, reduciendo la
complejidad de la admitancia del circuito en muchos casos.

𝑍 𝑍
𝑍1 = 𝑍2 =
1−𝐾 1
1−
𝐾
Ecuación 1. Ecuaciones del teorema de Miller.

• FET en source común (SC).

Como se dijo anteriormente, existen herramientas muy poderosas brindadas por la ingeniería
para realizar modelos y para analizar y tener una mejor comprensión de los fenómenos
presentes en la naturaleza. Una de estas herramientas es el método de las constantes de
tiempo. Este método pretende analizar las ganancias del circuito sin tener en cuenta los
condensadores para luego, analizar los condensadores con el fin de determinar la frecuencia
útil del sistema. Luego, el teorema de Miller se vuelve la herramienta principal puesto que el
objetivo es reducir los condensadores lo cual se puede realizar fácilmente mediante el
teorema de Miller, en este caso, Cu se puede mover a la entrada y ser sumada con Cπ puesto
que estos condensadores quedan en paralelo y los condensadores en paralelo se suman
algebraicamente mientras que el condensador de la salida puede ser no tomada en cuenta.

Fig.2. Modelo del BJT para source común en alta frecuencia.

IV. DESARROLLO
1. IGFET canal N (2N7000); 𝐼𝐷𝑄 = 4𝑚𝐴
Tomando los valores de la datasheet:
𝑉𝐷𝐷 = 12𝑉, 𝑉𝑔𝑠(𝑡ℎ) = 3𝑉, 𝐼𝐷(𝑜𝑛) = 500𝑚𝐴, 𝑉𝑔𝑠(𝑜𝑛) = 5𝑉
Cálculo de RD.
𝑉𝑔𝑠 4.5𝑉
𝑅𝐷 = 𝑅𝑆 = = = 1125𝑘𝛺 ≅ 1𝑘𝛺 ± 5% (𝑅𝑒𝑐𝑜𝑚𝑒𝑛𝑑𝑎𝑑𝑎 )
𝐼𝐷 4𝑚𝐴

𝐼𝐷 4𝑚𝐴
𝑉𝑔𝑠 = (𝑉𝑔𝑠(𝑜𝑛) − 𝑉𝑔𝑠(𝑡ℎ) )√ + 𝑉𝑔𝑠(𝑡ℎ) = (5𝑉 − 3𝑉 )√ + 3𝑉 = 3.178𝑉
𝐼𝐷(𝑜𝑛) 500𝑚𝐴

Analizando la malla externa:

𝑉𝐷𝐷 = 𝑉𝑅𝐷 + 𝑉𝑅𝑆 + 𝑉𝐷𝑆 , 𝑉𝐶𝐶 = 3 + 𝑉𝐷𝑆 , 12𝑉 = 3 + 𝑉𝐷𝑆, 𝑉𝐷𝑆 = 4𝑉
𝑉𝐷𝑆 4𝑉
𝑅𝐷 = 𝑅𝑆 = = = 1𝑘𝛺 ± 5%
𝐼𝐷 4𝑚𝐴
Según las indicaciones del diseño, 𝑅𝐺 𝑜 𝑍𝑒𝑛𝑡𝑟𝑎𝑑𝑎 = 1𝑀𝛺, entonces:
𝑉𝑔 = 𝑉𝑅𝑆 + 𝑉𝑔𝑠 , 𝑉𝑔 = 4𝑉 + 3.178𝑉 = 7.178𝑉
Para el cálculo de 𝑅𝐺1 𝑜 𝑅𝐺2 se tiene:
𝑅1 ∗ 𝑅2 𝑉𝐷𝐷 ∗ 𝑅2
𝑅𝐺 = ∧ 𝑉𝑔𝑠 =
𝑅1 + 𝑅2 𝑅1 + 𝑅2
𝑉𝐷𝐷 ∗ 𝑅𝐺 12𝑉 ∗ 1𝑀𝛺
𝑅𝐺1 = = = 1.671𝑀𝛺 ≅ 1.5𝑀𝛺 ± 5%
𝑉𝑔 7.178𝑉
𝑅1 ∗ 𝑅𝐺 1.671𝑀𝛺 ∗ 1𝑀𝛺
𝑅2 = = = 2.488𝑀𝛺 ≅ 2.2𝑀𝛺 ± 5%
𝑅1 − 𝑅𝐺 1.671𝑀𝛺 − 1𝑀𝛺
𝐺𝑀 = 2𝑘𝛺(𝑉𝐸𝑆𝑇 − 𝑉𝐺𝑆(𝑡ℎ) )
𝐼𝐷 500𝑚𝐴
𝐾= 2 = = 125𝑚𝑆
(𝑉𝐺𝑆 − 𝑉𝐺𝑆(𝑡ℎ) ) (5𝑉 − 3𝑉 )2

𝐺𝑀 = 2(125𝑚𝑆)(5𝑉 − 3𝑉 ) = 0.5𝑠
Ganancia de voltaje:
𝑉
𝐴𝑉 = −𝐺𝑀(𝑅𝐶 ) = −0.5𝑠(1𝑘𝛺||70𝛺) = −32.5
𝑉
2. ANÁLISIS EN ALTA FRECUENCIA
Usando el modelo de Giacoletto, el teorema de Miller:
Datasheet del 2N7000;

𝐼𝑜 = 500𝑚𝐴, 𝑉𝑔𝑠(𝐷𝑆) = 5𝑉, 𝐴𝑚𝑣 = −53.56

𝐶𝐺𝑆 = 20𝑝𝐹, 𝐶𝐺𝐷 = 6𝑝𝐹, 𝐶𝐺𝐷𝑜 = 11𝑝𝐹, 𝐼𝑑𝑜 = 4𝑚𝐴, 𝑉𝐺𝑆𝑔ℎ = 2.5𝑉
𝐶𝑖 = 𝐶𝐺𝑆 + 𝐶𝐺𝐷 (1 − 𝐴𝑉 ) = 20𝑝𝐹 + 6𝑝𝐹 (1 + 32.5) = 0.871𝑛𝐹
1 1
𝐶𝑜 = 𝐶𝐺𝐷𝑜 (1 − ) = 11𝑝𝐹 (1 − ) = 10.66𝑝𝐹
𝑉𝑜 32.5
𝑅𝐶𝑖 = (𝑅𝑠||𝑅𝐺 ) = (50𝛺||1𝑀𝛺) = 50𝛺
𝑅𝐶𝑜 = (𝑅𝐷||𝑅𝐿) = (1𝑘𝛺||70𝛺) = 65.42𝛺
𝜏𝑖 = 𝑅𝐶𝑖 ∗ 𝐶𝑖 = 50𝛺 ∗ 0.871𝑛𝐹 = 43.55𝑛𝑠
𝜏𝑜 = 𝑅𝐶𝑜 𝐶𝑜 = 65.42𝛺 ∗ 10.66𝑝𝐹 = 44.24𝑛𝑠
∑𝜏 = 43.55𝑛𝑠 + 0.697𝑛𝑠 = 44.24𝑛𝑠
1 1
𝑓𝐻 = = = 3.567𝑀𝐻𝑧
2𝜋∑τ 2𝜋(44.24𝑛𝑠)
3. Medir la impedancia de entrada a fHV (explicar el método aplicado) y compararla con la
medida a f = 10 KHZ. Comentar

Para la medición práctica de Impedancia de entrada se utilizó se estableció en el simulador usar un

Trimmer de 500k en serie con una resistencia de 1,5MΩ, esto se conectó en serie con el generador a
1 KHz, el Trimmer se varió hasta encontrar que el valor de la impedancia de entrada fue cercano a 1
MΩ que fue cuando la señal cayo a la mitad.

Nuestra conclusión y percepción: al medir en frecuencia de 10 KHz la impedancia del amplificador

disminuye.

El método usado para la medición de la impedancia de entrada es haciendo uso de los datos obtenidos
a través del análisis matemático y teórico que se le realiza a el diseño.

Así que se toma una resistencia variable de test de valor muy cercano a la impedancia de entrada y se
sitúa entre el generador y la entrada del circuito amplificador, luego tomamos un dispositivo para
medir impedancias, como lo es el impedance meter que se dispone en multisim para de esta manera
poder observar la correcta impedancia de entrada que logramos observar.

V. CONCLUSIONES

• El amplificador creado utilizando transistores de efecto de campo en

configuración SC, en este caso (2N7000), se comporta similarmente a los
amplificadores utilizando transistores BJT en configuración EC; debido a que en
ambos casos la ganancia AVm es aproximadamente igual a –gmRL’, y esto a su vez
produce que en ambas configuraciones exista un desfase de 180 grados como se puede
observar en la tabla de datos, también encontramos que en ambos casos es posible
aplicar el teorema de Miller y que la resistencia que observa el Ci es aproximadamente
igual a la resistencia del generador. Entre tanto, aunque son similares, existen algunas
desventajas, como que la ganancia de voltaje del transistor IGFET es menor que la
ganancia del transistor BJT.
• Como pudimos observar, el aumento de la frecuencia también afecta la
impedancia de entrada del amplificador, debido a que el condensador Ci está en
paralelo con la entrada que teóricamente en Avm es RG o el paralelo de RG1 y RG2,
y al aumentar la frecuencia, y llegar a la frecuencia fH = 3.567MHz, se tiene que la
impedancia de entrada es de aproximadamente 50Ω, lo que sin lugar a dudas denota
una pérdida considerable de la impedancia y por ende de la señal de entrada pues se
hace un divisor de tensión entre la resistencia del generador de la señal y la
impedancia de entrada del amplificador.
• El transistor al tener una impedancia de entrada capaz de reducir la ganancia
en voltaje a comparación del BJT, permite comprender que el transistor FET aunque
se reduce su ganancia, mejora en estabilidad al mantener mejores rangos de ancho de
banda, y de frecuencias de corte.
VI. ANEXOS
Datasheet.