ELECTRÓNICA 2

PRÁCTICA 4
EL FET EN ALTA FRECUENCIA

PRESENTADO POR:

DIEGO FERNANDO POSADA APONTE 20202005053

DIANA MILENA GARZÓN LEYTON 20191005073
DAVID NICOLAS MURILLO NOVA 20202005004

PRESENTADO A:

JOSE HUGO CASTELLANOS

UNIVERSIDAD DISTRITAL FRANCISCO JOSÉ DE CALDAS

FACULTAD DE INGENIERÍA

INGENIERÍA ELECTRÓNICA

BOGOTÁ, COLOMBIA

2022
 OBJETIVOS

● Obtener y comparar la frecuencia de corte superior obtenida del amplificador FET

y la correspondiente al BJT.

● Analizar, diseñar e implementar el circuito correspondiente a un amplificador FET

en configuración source común.

● Con 20 valores de frecuencia comparar la ganancia de voltaje obtenida en cada uno

de estos valores.

MARCO TEÓRICO

Al trabajar un FET en alta frecuencia se debe tener en cuenta que se forman unas

capacitancias parásitas que son inter electrónicas, estas capacitancias se deben tener en

cuenta en un amplificador en alta frecuencia ya que son las que permiten calcular la

frecuencia superior de corte del amplificador diseñado. Para poder generar el análisis del

amplificador se suele usar el modelo equivalente de Giacoletto:

Por facilidad en cálculos se suele aplicar el teorema de Milller para reflejar el condensador

Cgd a la entrada y a la salida del amplificador.

 𝑌𝑖𝑛 = 𝑌(1 − 𝐴𝑣)

(
𝑌𝑜𝑢𝑡 = 𝑌 1 −
1
𝐴𝑣 )

Para realizar un correcto análisis del amplificador se usa el modelo pi, donde los

condensadores cgs y cgd son efecto de la compuerta polarizada en inverso, el circuito

equivalente es:

Para realizar el análisis de la frecuencia superior de corte, el método que brinda ayor

facilidad es por constantes de tiempo donde se hacen dos cálculos, el primero el análisis en

baja frecuencia y el segundo teniendo en cuenta los condensadores para hallar la frecuencia

superior de corte que es donde la ganancia decae el 70% de la original, para esto se refleja

Cgd a la entrada ya que su reflejo a la salida es despreciable y se calcula la constante de

tiempo presentada en el paralelo de los condensadores, con el fin de que por último se haga

uso de:

1
𝐹𝐻 =
2π∑τ𝑖
 Práctica 4

1. Utilizar IGFET canal N. (2N7000 o equivalente) para IDQ= 3mA, fuente DC sencilla

1-Montar el circuito SC obtenido, verificar polarización

SOURCE COMÚN

Calculos Diseño:

Teniendo en cuenta los valores dados de 𝐼𝐷𝑄 = 3𝑚𝐴, 𝑉𝐷𝐷 = 12𝑉 y los valores de la hoja

de datos del 2𝑁7000, 𝑉𝐺𝑆(𝑂𝑁) = 4𝑉, 𝑉𝐺𝑆(𝑇𝐻) = 2. 1𝑉 e 𝐼𝐷(𝑂𝑁) = 100𝑚𝐴 .

Ecuación de Shockley:

𝐼𝐷 = 𝑘[𝑉𝐺𝑆 − 𝑉𝐺𝑆(𝑇𝐻)]

𝐼𝐷𝑂𝑁 = 𝑘[𝑉𝐺𝑆𝑂𝑁 − 𝑉𝐺𝑆𝑇𝐻]

𝐼𝐷 𝑘[𝑉𝐺𝑆 −𝑉𝐺𝑆𝑇𝐻]
𝐼𝐷𝑂𝑁
= 𝑘[𝑉𝐺𝑆𝑂𝑁−𝑉𝐺𝑆𝑇𝐻]

𝐼𝐷
𝑉𝐺𝑆𝑄 = 𝐼𝐷𝑂𝑁
[𝑉𝐺𝑆𝑂𝑁 − 𝑉𝐺𝑆𝑇𝐻] + 𝑉𝐺𝑆𝑇𝐻

3𝑚𝐴
𝑉𝐺𝑆𝑄 = 100𝑚𝐴
[4 − 2. 1] + 2. 1

𝑉𝐺𝐺 = 𝑉𝐺𝑆𝑄 = 2. 42𝑉

𝑉𝐷𝐷
𝑉𝑅𝐷 = 2
=6

𝑉𝑅𝐷 6𝑉
𝑅𝐷 = 𝐼𝐷
= 3𝑚𝐴
= 2𝑘Ω
Calculamos los valores de las resistencias 𝑅1 y 𝑅2:

𝑅𝐺 ≈ 1𝑀

𝑉𝐷𝐷 12𝑉
𝑅1 = 𝑉𝐺𝐺
* 𝑅𝐺 = 2.42𝑉
* 1𝑀Ω = 4. 7𝑀Ω (4.7M al 5%)

𝑅1𝑅𝐺 1𝑀*4.7𝑀
𝑅2 = 𝑅1−𝑅𝐺
= 1𝑀−4.7𝑀
= 1. 27𝑀Ω (2M al 5%)

Calculamos 𝑔𝑚 con la ecuación de Shockley:

𝐼𝐷𝑂𝑁 = 𝑘[𝑉𝐺𝑆𝑂𝑁 − 𝑉𝐺𝑆𝑇𝐻]

𝐼𝐷𝑂𝑁 100𝑚𝐴 2
𝑘= 2 = 2 = 27. 70 𝑚𝐴/𝑣
[𝑉𝐺𝑆𝑂𝑁−𝑉𝐺𝑆𝑇𝐻] [4𝑉−2.1𝑉]

𝐼𝐷 3𝑚𝐴
𝑉𝐺𝑆𝑄 = 𝑉𝐺𝑆𝑇𝐻 + 𝑘
= 2. 1𝑉 + 2 = 2. 42 𝑉
27.70 𝑚𝐴/𝑣

2
𝑔𝑚 = 2 * 𝑘(𝑉𝐺𝑆𝑄 − 𝑉𝐺𝑆𝑇𝐻) = 2 * 27. 70 𝑚𝐴/𝑣 (2. 42𝑉 − 2. 1𝑉) = 17. 72 𝑚𝑆

Conociendo que:

𝑅𝐺 ≈ 1𝑀Ω

Calculamos la ganancia:

𝐴𝑣 =− 𝑔𝑚 * 𝑅'𝐿 =− 17. 72 𝑚𝑆 * 2𝐾Ω =− 35. 44𝑉/𝑉

Sabemos que:

𝐶𝑑𝑠 = 𝐶𝑜𝑠𝑠 − 𝐶𝑟𝑠𝑠

𝐶𝑔𝑠 = 𝐶𝑖𝑠𝑠 − 𝐶𝑟𝑠𝑠

𝐶𝑔𝑑 = 𝐶𝑟𝑠𝑠

Sabiendo esto nos dirigimos a la hoja de datos para ver las capacitancias para el VDS que

para este caso es la mitad del voltaje es decir 6 v, finalmente tenemos que:

𝐶𝑑𝑠 = 21𝑝𝐹 − 9𝑝𝐹 = 12𝑝𝐹

𝐶𝑔𝑠 = 26𝑝𝐹 − 9𝑝𝐹 = 17𝑝𝐹

𝐶𝑔𝑑 = 9𝑝𝐹

Teniendo las capacitancias procedemos a calcular fh, para ello utilizaremos el método de

constantes de tiempo:

𝐶𝑖 = 𝐶𝑔𝑠 + 𝐶𝑔𝑑(1 − 𝐴𝑉)

𝐶𝑖 = 17𝑝𝐹 + 12𝑝𝐹(1 − (− 35. 44))

𝐶𝑖 = 17 𝑝𝐹 + 12 𝑝𝐹(36. 44)
 𝐶𝑖 = 454 𝑝𝐹

1
𝐶𝑜 = 𝐶𝑔𝑑(1 − 35.44
)

1
𝐶𝑜 = 10 𝑝𝐹(1 − −35.44
)

1
𝐶𝑜 = 10 𝑝𝐹(1 + 35.44
)

𝐶𝑜 = 10. 28𝑝𝐹

Las resistencias equivalentes las vemos como

𝑅𝑒𝑞−𝑖𝑛 = (𝑅𝑔´//𝑅𝐺 = 1𝑀Ω) = 630Ω

𝑅𝑒𝑞−𝑜𝑢𝑡 = (𝑅𝐷) = 2𝑘Ω

Ahora calculamos las constantes de tiempo correspondientes

τ𝑖𝑛 = 630Ω * 454 𝑝𝐹 = 285. 74 𝑛𝑠

τ𝑜𝑢𝑡 = 2𝑘Ω * 10. 16𝑝𝐹 = 20. 32𝑛𝑠

Finalmente hallamos fh

1 1
𝑓ℎ = 2𝝅*(Ꞇ𝐶𝑖+Ꞇ𝐶𝑜)
= 2𝝅*(285.74 𝑛𝑠+20.32𝑛𝑠)
= 520 𝐾𝐻𝑧

𝑔𝑚 17.72 𝑚𝑆
𝑓𝑚𝑎𝑥 = 2𝝅*(𝐶𝑖+𝐶𝑜)
= 2𝝅*(454 𝑝𝐹+10.28𝑝𝐹)
= 6. 07 𝑀𝐻𝑧
2-Efectuar barrido en frecuencia (mínimo 20 puntos), iniciando en 10KHz, medir y anotar

en tabla
3-Medir la impedancia de entrada a fHV (explicar el método aplicado) y compararla con la

medida a f = 10 KHZ. Comentar

Para medir la impedancia de entrada del amplificador, una estrategia es colocar un

potenciómetro a la entrada, en serie con el generador de señales, con el fin de variar la

resistencia, cuando el potenciómetro tenga la mitad del voltaje ingresado con el generador,

se debe medir la resistencia en el potenciómetro y este valor medido será equivalente a la

impedancia de entrada del amplificador, esto debido a que se conforma un divisor de

voltaje entre el potenciómetro y el amplificador. Teniendo esto claro, al efectuar este

procedimiento a dos frecuencias distintas se tiene que:

Frecuencia Impedancia medida

10 kHz 𝑍𝑖𝑛 ≃ 314𝑘Ω

520 kHz 𝑍𝑖𝑛 ≃ 7. 65𝑘Ω

Al efectuar las medidas se notó que la impedancia de entrada el FET en SC disminuyó en

un 97.6%, comprobando la teoría dada en clase la cual sustenta que la impedancia de

entrada se ve afectada por la frecuencia de operación, donde al aumentar la frecuencia de

operación la impedancia de entrada comienza a disminuir.

Conclusiones

● Se logró comprender y analizar el JFET en alta frecuencia en configuración de

Source común, calculando y midiendo los valores de ganancia 𝐴𝑣 y fase ϕ, para el

 barrido de frecuencia desde 10 KHz, obteniendo que la ganancia de voltaje medida

𝐴𝑣 se mantiene constante en 𝑑𝐵 entre un valor de 31. 17 𝑑𝐵 y 25, 55 𝑑𝐵 hasta el

valor de 𝑓ℎ = 520𝑘 donde empieza a bajar.

● Se pudo observar que un JFET en configuración SC presenta un ancho de banda

ligeramente menor al BJT en emisor común y con una ganancia similar en

frecuencias anteriores a la frecuencia de corte.

● Los transistores JFET en la configuración source común se comportan de manera

similar a un BJT en configuración emisor común, aunque a altas frecuencias este

mismo transistor JFET disminuye su impedancia de entrada.

● Con los resultados obtenidos se puede decir que para el diseño de cualquier etapa

amplificadora es importante tener en cuenta varios parámetros, dentro de los más

relevantes podremos tener las frecuencias de corte y la amplificación máxima que

puede generar el JFET en SC, estos parámetros finalmente establecen un ancho de

banda posible para trabajar, y por otro lado un máximo de ganancia a la salida sin

dejar de lado el error posible, de esta manera podremos asegurar un buen

procedimiento y un buen trabajo final sobre nuestras tarjetas electrónicas basándose

en unos pocos parámetros de diseño.

Referencias

1. Clase magistral Jose Hugo Castellanos

2. Circuitos Microelectrónicos análisis y diseño. Rashid

3. Electrónica: Teorías De Circuitos Y Dispositivos Electrónicos. Robert L. Boylestad