TRANSISTORES DE EFECTO DE

CAMPO

Autor: José Fernando Valencia, Ph.D.

Revisó y actualizó: Guillermo A David, Mg.
 INTRODUCCIÓN
• El transistor de efecto de campo (FET) por las siglas
en ingles de Field effect transistor, propuesto por W.
Shockley en 1952 es un dispositivo de tres terminales
que se utiliza en aplicaciones diversas que se
asemejan a las del BJT, aunque existen diferencias
entre los dos dispositivos, también es cierto que tienen
muchas similitudes.
• BJT es un dispositivo bipolar (nivel de conducción es
una función de dos portadores de carga, electrones y
huecos).
• El FET es un dispositivo unipolar que depende
únicamente ya sea de la conducción por electrones
(canal-n) o por los huecos (canal-p).

• La diferencia principal entre las dos clases de

transistores es el hecho de que el transistor BJT es un
dispositivo controlado por corriente, mientras que el
transistor FET es un dispositivo controlado por voltaje.
• Así como hay transistores bipolares NPN y PNP,
existen transistores de efecto de campo de canal-n y
canal-p.
 CARACTERÍSTICAS
•• Son dispositivos con altaenimpedancia
frecuencia de entrada (10a6 la alta ).
a 10 12
Exhiben una respuesta pobre debido capacitancia de entrada.
•• Ya que la impedancia de entrada es mayor que la de los BJT, se prefieren los FET de los BJT para la etapa de
Algunos tipos
entrada de un de FET presentan
amplificador una linealidad muy pobre.
multietapa.
•• Se pueden
Generan undañar al manejarlos
nivel de ruido menordebido a la
que los electricidad estática
BJT.
• Son más estables con la temperatura que el BJT.
• Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes.
• Tamaño mucho más pequeño que los bipolares, aumentando la escala de integración y facilitando la
construcción de circuitos integrados.
 JFET: ESTRUCTURA BÁSICA
• Para comprender la operación del JFET se empleara la Símbolos
siguiente figura en la cual se ha dibujado el canal de
manera vertical.

Se puede hacer una analogía entre los terminales del JFET y del BJT:
Drenaje → Colector
Compuerta → Base
Fuente → Emisor
 OPERACIÓN DEL JFET
• Se ha aplicado un voltaje VDS a través del canal y la
compuerta se ha conectado a tierra para establecer la
condición de VGS=0 V
• El resultado es una región de agotamiento en el extremo
inferior de cada material p, semejante a la condición sin
polarización.
• En el instante que el voltaje VDD (=VDS) se aplica, los
electrones serán atraídos hacia la terminal de drenaje,
estableciendo la corriente convencional ID
• La trayectoria del flujo de carga revela con claridad que
las corrientes de fuente y drenaje son equivalentes
𝐼  𝐷 =𝐼 𝑆
• El flujo de carga es limitado por la resistencia del canal-n
entre el drenaje y la fuente.
• Esta resistencia esta dada por:
L
R donde  es función del nivel de dopaje
WT
 OPERACIÓN DEL JFET
L
R
WT • La relativa linealidad de la gráfica revela que para la
• Donde L es la longitud del canal, W es el ancho y T es el región de valores pequeños de VDS la resistencia es una
espesor. constante.
• En cuanto el voltaje VDS se incrementa unos cuantos • A medida que VDS se incrementa y se aproxima a un
voltios, la corriente aumenta y la gráfica de ID contra VDS nivel denominado como Vp o voltaje de oclusión las
es la siguiente: regiones de agotamiento se ampliarán ocasionando una
notable reducción de la anchura del canal.
• Cuanto más horizontal sea la curva, más grande será la
resistencia, lo que sugiere que la resistencia se
aproxima a un valor "infinito" de ohmios en la región
horizontal.
 OPERACIÓN DEL JFET
• Si VDS se incrementa hasta un nivel donde parezca que
las dos regiones de agotamiento se "tocan", se tendrá
una condición denominada como estrechamiento (pinch-
off).
• El nivel de VDS que establece esta condición se denota
por Vp, voltaje a partir del cual la corriente IDS llega a su
valor máximo o de saturación denotado como IDSS
• Por tal razón IDSS es la corriente máxima de drenaje para
un JFET y esta definida mediante las condiciones de
VGS=0 y VDS>IVpI.
VGS<0V
• El voltaje VGS es el que controla al JFET.
• Así como se establecieron varias curvas para IC en
función de VCE para diferentes niveles de IB en el BJT, se
pueden desarrollar curvas de ID en función de VDS para
varios niveles de VGS en el JFET
 OPERACIÓN DEL JFET VGS<0V
• El efecto del VGS aplicado con polaridad negativa es el de
establecer regiones de agotamiento similares a las que
se obtuvieron con VGS=0, pero a niveles menores de VDS.
• Por tanto el resultado de aplicar un voltaje negativo en la
compuerta es alcanzar un nivel de saturación a un nivel
mas bajo de VDS

• Si se aplica un voltaje negativo de entre compuerta y

fuente, la unión compuerta-drenaje se encuentra
polarizada en inversa lo cual provoca que la corriente de
compuerta IG sea aproximadamente cero.
 OPERACIÓN DEL JFET VGS<0V
• Se puede observar la forma en que el voltaje de
estrechamiento continua cayendo en una trayectoria
parabólica conforme VGS se hace mas negativo, hasta el
punto donde VGS=Vp, en este caso VGS será lo
suficientemente negativo como para establecer un nivel
de saturación que será en esencia 0mA.
• Este valor de VGS=Vp se conoce como VGSoff.

• Condición de saturación:
VDS  VGS  VP

• El nivel resultante de saturación para ID se ha reducido y

de hecho continuara reduciéndose mientras VGS se hace
todavía mas negativo
 CONFIGURACIONES Y CURVAS V-I DEL JFET

• De manera análoga a los BJT, en los FET existen tres • De igual manera que en el BJT, el método para
tipos de configuración: compuerta común, fuente común determinar una configuración en particular se obtiene
y drenaje común. de la señal manejada por los terminales del FET.

• Para cada configuración se pueden trazar curvas

características de V-I para la entrada, la salida y las
curvas de transferencia.
 CURVAS V-I DEL JFET
• Como IG0 para diferentes valores de VGS, (siempre y
cuando la unión compuerta-canal este polarizada en
inversa), no se considera la curva de entrada.
• Las curvas V-I más utilizadas son la de salida y la de
transferencia en la configuración de fuente común.

• Ecuación de transferencia del JFET

2
 V 
I D  I DSS 1  GS 
 VGSoff 
 EFECTOS DE LA TEMPERATURA EN EL JFET
• Utilizan el campo eléctrico asociado con una unión p-n 2. Incrementos de la temperatura disminuyen la
movilidad de los portadores en un material.
polarizada inversamente para controlar la resistencia (o • Al disminuir la movilidad disminuye la conductividad
conductividad) de un canal
• Existen dos mecanismos principales en cuanto a la del canal y por lo tanto la corriente ID disminuye con
los aumentos de temperatura. La resistividad tiene un
sensibilidad del canal a efectos de la temperatura: coeficiente de temperatura positivo.
1. Incrementos de la temperatura disminuyen el ancho
de la región de agotamiento en la unión pn entre el
canal y la compuerta.
• Esto ocasiona un incremento del espesor efectivo del
canal. Si el espesor del canal aumenta, ID aumenta
requiriéndose de un VGSoff mayor para cerrar u ocluir el
canal.
• Luego, a mayor temperatura, mayor VGSoff.
• VGSoff tiene un coeficiente de temperatura positivo del
orden de 2.2mV/°C.
 ESPECIFICACIONES TÉCNICAS DEL FET
• Al igual que los BJT la mayoría de las especificaciones • La razón para que existe este rango de valores de
técnicas de los FET’s se dividen en valores nominales variación para un mismo dispositivo se debe al proceso
máximos, características térmicas y características de fabricación
eléctricas, estas ultimas se dividen en características de • Como la curva de transferencia depende de IDSS y VGSoff,
apagado, de encendido y de pequeña señal. existen dos curvas límite: una curva para valores
• En cuanto a los valores nominales máximos, los tres mínimos y otra curva para valores máximos.
parámetros más importantes son el VDS máximo, la
corriente de compuerta máxima IG y la disipación total
del dispositivo dada por:
PD max  V DS I D

• En cuanto a las características eléctricas se incluye el

valor de Vp en la sección de “apagado” e IDSS en las
características de “encendido”, por ejemplo para el
transistor 2N5457 se tiene:
 0.5V  Vp  6.0V
1mA  I DSS  5mA