Documentos de Académico
Documentos de Profesional
Documentos de Cultura
UNMSM - FIEE
JFET
• TRANSISTOR DE EFECTO DE CAMPO
CON JUNTURA
Características
1. Su operación depende del flujo de portadores mayoritarios
solamente.
2. Es más sencillo de fabricar y ocupa menos espacio en forma
integrada.
3. Exhibe una gran resistencia de entrada, típicamente de
muchos megaOhms.
4. Es menos ruidosa que el transistor bipolar.
5. No exhibe voltaje offset a corriente de drenaje cero, y por
tanto lo hace un excelente recortador de señales.
DIFERENTES TIPOS DE
TRANSISTORES FET
iD 2 v GS VP v DS v DS
2
W 4 Si
Donde β (K), tiene la expresión: n
L 3tN D
W,L,t, son la anchura, longitud, y espesor del canal. µn la movilidad de los
electrones, ND la concentración del dopado, y εSi la constante dieléctrica del
silicio
Tema 8.- Transistores de efecto de 14
campo
Resistencia del JFET
controlada
Si en la ecuación:
por tensión
i 2 v V v v 2
D GS P DS DS
vDS es tan pequeño que el término cuadrático es despreciable,
entonces:
iD 2 vGS VP VDS
1 1
vDS ; RN JFET
RN JFET 2 vGS VP
Esta expresión se podrá considerar válida si: v 0,2v V
DS GS P
Discusión interpretativa:
Compare la definición dada de RN-JFET
con la de resistencia dinámica rd,JFET,:
1 iD
rd , JFET vDS I DQ ,VDSQ
I DSS Vp2
Contactos óhmicos
Canal-n
p n p
Compuerta (G)
Región de
agotamiento
Fuente (S)
VGS = 0 y VDS > 0
D +
Región de
ID
agotamiento
VDS
G
VDD
p n p
S IS
Potencial dentro de FET
Nivel de saturación
Voltaje de estrechamiento VP (pinch-off)
Para VDS>VP en FET tiene características de
fuente de corriente con ID = IDSS.
VGS < 0
ro
rd
1 VGS / VP
2
2
VGS
I D I DSS 1
VP
Con VGS = VP
ID = 0
Con VGS = 1 V
1
2 2
1
I D I DSS 1 8mA1 4.5mA
4 4
La relación inversa de la ecuación de Shockley se obtiene con
facilidad
ID
VGS VP 1
I Dss
4.5
VGS 41 1V
8
Método manual rápido
Tomando VGS = VP/2 se obtiene un valor para ID = IDSS/4
Con ID = IDSS / 2 se obtiene un valor para VGS = VP ( 0.293)
Más los puntos VGS = 0, ID = IDSS, y VGS = VP , ID = 0.
Ejemplo
Trazar la curva para un FET de canal-p definida por IDSS = 4 mA y
VP = 3V
Ejemplo
Trazar la curva definida por IDSS = 12 mA y VP = 6V
Hojas de especificación
Valores máximos
Basic Current Relationships
I G 0A
I D IS
I D k ( VGS VT ) 2
37
Fixed-Bias Configuration
VDS VDD I D R D
VS 0V
VC VDS
V VGS
VGS VGG
38
Self-Bias Configuration
39
Self-Bias Calculations
For the indicated loop, VGS I D R S
To solve this equation:
• Select an ID < IDSS and use the component value of
RS to calculate VGS
• Plot the point identified by ID and VGS. Draw a
line from the origin of the axis to this point.
• Plot the transfer curve using IDSS and
VP (VP = VGSoff in specification sheets) and a few
points such as ID = IDSS / 4 and ID = IDSS / 2 etc.
40
Voltage-Divider Bias
IG = 0 A
ID responds to changes in
VGS.
41
Voltage-Divider Bias Calculations
VG is equal to the voltage across
divider resistor R2:
R 2 VDD
VG
R1 R 2
VGS VG I D R S
42
Voltage-Divider Q-point
Step 1
Plot the line by plotting two points:
•VGS = VG, ID = 0 A
•VGS = 0 V, ID = VG / RS
Step 2
Plot the transfer curve by plotting
IDSS, VP and the calculated values
of ID
Step 3
The Q-point is located where the
line intersects the transfer curve
43
TRANSISTORES JFET
El transistor de efecto de campo de
unión (JFET: junction field-effect
transsitor) de canal N consiste en un
canal semiconductor de tipo N con
contactos óhmicos en cada extremo ,
llamados drenador y fuente (ó
surtidor).
iD 2 v GS VP v DS v DS
2
W 4 Si
Donde β (K), tiene la expresión: n
L 3tN D
W,L,t, son la anchura, longitud, y espesor del canal. µn la movilidad de los
electrones, ND la concentración del dopado, y εSi la constante dieléctrica del
silicio
Tema 8.- Transistores de efecto de 51
campo
Resistencia del JFET
controlada
Si en la ecuación:
por tensión
i 2 v V v v 2
D GS P DS DS
vDS es tan pequeño que el término cuadrático es despreciable,
entonces:
iD 2 vGS VP VDS
1 1
vDS ; RN JFET
RN JFET 2 vGS VP
Esta expresión se podrá considerar válida si: v 0,2v V
DS GS P
Discusión interpretativa:
Compare la definición dada de RN-JFET
con la de resistencia dinámica rd,JFET,:
1 iD
rd , JFET vDS I DQ ,VDSQ
I DSS Vp2
• Fixed – Bias
• Self-Bias
• Voltage-Divider Bias
•Self-Bias
•Voltage-Divider Bias
•Feedback Configuration
•Voltage-Divider Bias
56
Basic Current Relationships
I G 0A
I D IS
I D k ( VGS VT ) 2
57
Fixed-Bias Configuration
VDS VDD I D R D
VS 0V
VC VDS
V VGS
VGS VGG
58
Self-Bias Configuration
59
Self-Bias Calculations
For the indicated loop, VGS I D R S
To solve this equation:
• Select an ID < IDSS and use the component value of
RS to calculate VGS
• Plot the point identified by ID and VGS. Draw a
line from the origin of the axis to this point.
• Plot the transfer curve using IDSS and
VP (VP = VGSoff in specification sheets) and a few
points such as ID = IDSS / 4 and ID = IDSS / 2 etc.
60
Voltage-Divider Bias
IG = 0 A
ID responds to changes in
VGS.
61
Voltage-Divider Bias Calculations
VG is equal to the voltage across
divider resistor R2:
R 2 VDD
VG
R1 R 2
VGS VG I D R S
62
Voltage-Divider Q-point
Step 1
Plot the line by plotting two points:
•VGS = VG, ID = 0 A
•VGS = 0 V, ID = VG / RS
Step 2
Plot the transfer curve by plotting
IDSS, VP and the calculated values
of ID
Step 3
The Q-point is located where the
line intersects the transfer curve
63
Voltage-Divider Bias Calculations
Using the value of ID at the Q-point, solve for the other variables in the voltage-
divider bias circuit:
VDS VDD I D (R D R S )
VD VDD I D R D
VS I D R S
VDD
I R1 I R2
R1 R 2
64