Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ESTUDIANTE
Presentado a:
MARIA CRISTINA RODRIGUEZ BERNAL
Figura 1. Circuito Diagrama esquemático del sistema Fuente: Guía desarrollo fase II
Descripción del circuito:
Transistor JFET: J201 (ID = 3mA, VDD = 10V, VGS (off) = -8V, VCC =
20V).
Resistencias: R1, R2, R3, R4 y R5.
Condensadores: C1, C2 y C3.
Fuente de alimentación: VCC = 20V
NOTA:
Se utilizarán los siguientes valores:
VCC = 20V
VD = 10V
ID = 3mA
VGS (off) = -8V
IDSS = 16mA este dato es formulado por el catalogo ya que
puede variar de 2mA a 20mA
f = 1KHz
R D=¿¿
R D=¿¿
R D=3.33 KΩ
R s=¿¿
R s=¿¿
Cálculo de la reactancia capacitiva de los condensadores de acople
(C1 y C3):
x 1
c= ¿
2π× f × c
¿
x 1
c= ¿
2 π × 1 Khz × 10 µF
¿
x c=1.59
VGS= - I D × Rs
AV = Gm × R
D
AV =0.002 ×3.3 KΩ
Av=6.6V
Figura 2. Amplitud de la señal de salida usando Osciloscopio
Figura 3. Mediciones VGS, VDS, VGD, ID
CONCLUSIONES
(Boylestad,R.Nashelsky.L, 2013)
(GONZALEZ M, 2015)