Documentos de Académico
Documentos de Profesional
Documentos de Cultura
TRABAJO COLABORATIVO-UNIDAD 2
Presentado a:
MAIRA CECILIA GASCA
Tutora
Entregado por:
GRUPO 243006A_1144
Luego de la lectura de los recursos educativos requeridos para la Unidad 2, cada estudiante debe
describir con sus propias palabras la teoría de funcionamiento del circuito anterior
Desarrollo
El desarrollo del ejercicio nos da un ejemplo del amplificador de señales con transistor
unipolar JFET está diseñado para la ampliación deseñales, siendo útil en la recepción de
señales, pues si se tiene una señal débil, este amplificador aumentara la señal para hacerla
potente y perceptible en nuestros dispositivos electrónicos. el circuito electrónico se cuenta
con dos fuentes de voltaje, una entrada con 20 voltios de señal continúa generada por una
fuente de voltaje. La segunda entrada de voltaje es sinusoidal de 300mV a una frecuencia
de 1KHz dada para el circuito por un generador de funciones, cabe observar que este
pequeño voltaje hace referencia a la señal transmitida que viaja por el aire siendo la que
llega al dispositivo en cuestión. Por medio del capacitor C1 se elimina el algún componente
ya sea el negativo o positivo dela señal sinusoidal recibida y entrega al circuito la señal con
la información donde se encuentra con el transistor JFET, donde el pin de drenaje
conectado con la resistencia RD, el pin de compuerta conectado con la resistencia RG y el
pin de fuente conectado con el potenciómetro RS se logra la auto polarización de tal
manera que se hace uso de pocas resistencias llevándolo a su zona activa o de operación
determinada, logrando la amplificación de la señal sin distorsiones.
El voltaje de 20V de corriente continua circularán por la resistencia de drenaje que a su vez
será dirigida al capacitor C2 que elimina cualquier componente de corriente continua y deja
pasar la información, anulando las distorsiones, llevando la señal con la información a una
carga en específico. En este punto del circuito la señal de salida ha de ser mayor a la señal
de entrada, pero esta señal de salida será desfasada 180° con respecto a la señal de entrada,
puesto que el amplificador queda configurado como inversor de señal, es decir la señal de
entrada estará en el semiciclo positivo y la señal de salida estará en el semiciclo negativo
DESARROLLO
( v cc−v d ) ( 20 v−10 v ) 10 v
RD : : : :3,3 K Ω
Id 3 ma−0,3 A 0,003
Vss off 8v 8v
Rs : : : :166 Ω
8 v , I dss 16∗10 0,048
−3
Reactancia capacitiva
Hallamos c1-c2-c3
1
xc 1 :
2 π∗F∗c 1
1
xc 1 : :15,91 Ω
2 π∗1000hz∗10 μF
1
xc 2 : :15,91 Ω
2 π∗1000hz∗10 μF
1
xc 3 : :1591,54 Ω
2 π∗1000 hz∗0,1 μF
Ganancia voltaje AV
ID 3 mA
Gm= = =6∗10−3
VGSS 0,498
−3
AV :Gm∗RD :6∗10 ∗3,3 K Ω=19,87
(Tercera semana)
Presentar la simulación del amplificador de baja señal con JFET
propuesto en la que se evidencie el correcto funcionamiento y las
siguientes mediciones.
- Amplitud de la señal de salida usando el Osciloscopio.
- Valor de VGS.
- Valor de VDS.
- Valor de VGD.
- Valor de la corriente ID.
DESARROLLO
Amplitud señal
Valores