ESCUELA PROFESIONAL DE INGENIERÍA

ELECTRONICA

CIRCUITOS ELECTRONICOS 3

TEMA: Tarea 5.

PRESENTADO POR:

 Chura Guerra, Fabricio Sebastian            20153305.

AREQUIPA – PERÚ
 2020
13.29) Considere el circuito simple del amplificador operacional CMOS en la figura P13.29 con un
100 μ A 40 μ A
coeficiente intelectual = 200μA. Los parámetros del transistor son kn= , kp= ,
V2 V2
VTN =0.4 V, VTP=−0.4 V y λ n=λ p=0. Las relaciones entre el ancho del transistor y la
W W W
longitud son ( )1,2=20 , ( ) 3=50 y ( )4=40. (a) Diseñe el circuito de manera
L L L
que ID 3=150 μ A , ID 4=200 μ A y vo=0 para v 1=v 2=0.
SOLUCIÓN:

k p' W
I D 3 =(
2
)( )
L 3
(V SG3 +V TP )2

40
150=( ) ( 50 )3 (V SG 3−0.4)2
2
V SG 3 =0.7873V

0.7873
R D 1= =7.87 KΩ
0.1

k n' W
I D 4=( ( )2
)
L 4
(V SG 4 +V TN )2

100 W
40 ( L )
200=( ) (V SG 4 −0.4)2
4

V SG 4=0.7162 V

0.7162−(−3 )
R D 2= =24.8 KΩ
0.15
0− (−3 )
R S= =15 KΩ
0.15
(b) Encuentre las ganancias de voltaje de señal pequeña ( i¿ Ad=vo 1 /vd ,(ii) A 2=vo 2/ vo 1

gm 1
A d 1= ( ) 2
RD1

0.1
gm 1=2 (
√ 2
)(20)(0.1)

mA
gm 1=0.6325
V

A d 1= ( 0.6325
2 )
7.87=2.49
,(ii) A 2=vo 2 /vo 1

A2=−g m 3 R D 2

0.04
gm 3=2 (
√ 2
)(50)(0.15)

A2= (−0.7746 ) 24.8=−19.21

(iii) A 3=vo /vo 2.

gm1 RS
A3 = ( R )
1+ gm 4 RS D 1

0.1
gm 4 =2 (
√ 2
)(40)(0.2)

mA
gm 4 =1.265
V
1.265
A3 =
( 1+1.265(15) )15=0.954
(c) Determine la ganancia general de voltaje de señal pequeña A = vo / vd.

A=A d 1 A 2 A 3=( 2.49 ) ( 19.21 )( 0.95 )=45.4

13.30) Un circuito simple de amplificador operacional CMOS se muestra en la Figura P13.30 con
IQ = 100μA. Los parámetros del transistor son los mismos que se dan en el problema 13.29,
excepto por las proporciones de ancho a largo. Las relaciones ancho-largo
W W W
son( )1,2=80 ,( )3=25 y ( )4=100. (a) El circuito debe diseñarse de manera que
L L L
IDQ 3=100 μA , IDQ 4=200 μA y vo=0 para v 1=v 2=0.
SOLUCIÓN:

100
I D 3 =100=( )( 25 )3 (V SG 3−0.4)2
2
V SG 3 =0.628 V
 0.6828
R D 1= =13.66 KΩ
0.05
40
I D 4=200=( ) ( 100 )3 (V SG 4 −0.4)2
2
V SG 4=0.7162

3− (−0.761 )
R D 3= =37.16 KΩ
0.1
3−0
R S= =15 KΩ
0.2

(b) Determine las ganancias de voltaje de señal pequeña (i) Ad = vo1 / vd,

gm 1
A d 1= ( )
2
RD1

0.04
gm 1=2 (
√ 2
)(80)(0.05)

mA
gm 1=0.5657
V

A d 1= ( 0.5657
2 )
13.66=3.864

(ii) A2 = vo2 / vo1,

A2=−g m 3 R D 3

0.1
gm 3=2 (
√ 2
)(25)(0.1)=0.7071mA /v

A2= (−0.7071 ) (37.16)=−26.28

y (iii) A3 = vo / vo2.

gm4 RS
A3 = ( R )
1+ gm 4 RS D 1

0.04
gm 4 =2 (
√ 2
)(100)(0.2)

mA
gm 4 =1.265
V
 1.265
A3 =
( 1+1.265(15) )
15=0.954

(c) Encuentre la ganancia general de voltaje de señal pequeña A = vo / vd.

A=A d 1 A 2 A 3=( 3.864 )(−26.28 ) ( 0.95 ) =−96.5

13.31) Considere el amplificador operacional MC14573 en la figura 13.14. Las corrientes de

polarización de CC y las ganancias de voltaje de señal pequeña se determinaron en los Ejemplos
13.8 y 13.9. Rediseñe el circuito de tal manera que la relación ancho-longitud de M1 y M2
aumente de 12.5 a 50. Todos los demás parámetros del circuito y del transistor se mantienen
igual. (a) Determine la transconductancia original de M1 y M2, y el nuevo valor de
transconductancia.

SOLUCIÓN:

W u p C ox
K p 1=K p 2 =
L (2 )
= ( 12.5 )( 10 ) =125u A /V 2

Ig
√
gm 1=g m 2=2 K p 1 (
2
)=2 √ 0.125(10)=0.09975mA /V

W
Si incrementa en 50 entonces :
L

K p 1=K p 2 =( 50 )( 10 )=500 u A /V 2
Entonces

gm 1=g m 2=2 √(0.5)(0.0199)=0.1995 mA /V

(b) Determine los nuevos valores de ganancia de voltaje para la entrada y las segundas etapas, y la
ganancia de voltaje general.

Ad =gm 1 ¿

Ad =501

Ganancia de voltaje en el segunda malla es el mismo o:

A v2=251

A v =A d . A v 2=(501)(251)
Ad =125.751

13.32) Considere el amplificador diferencial básico con carga activa y polarización de corriente
en la figura 13.14. Usando los parámetros y resultados del Ejemplo 13.8, determine el rango
máximo de voltaje de entrada en modo común en las condiciones en que el voltaje mínimo de
fuente a drenaje para un PMOS se limita a v V SD 1 ( min ) ¿=v SD ( sat ) +0.2 V y El voltaje mínimo
de drenaje a la fuente para un NMOS está limitado a v SD 6 ( min )=v SD ( sat ) +0.2 V .

SOLUCIÓN:

V CM ( max )=V +¿− v SD6 ( min ) −v SG 1¿

v SD 6 ( min )=v SD ( sat ) +0.2=0.9022−0.5+0.2=0.6022V

i D 1=K p 1 (v SG1 +V TP )2

20.2=250 (v SG1 −0.5)2

v SG 1=0.7483 V

V CM ( max )=5−0.6022−0.7843=3.61V
−V SD 1( min )−v SG 1¿
V CM ( min ) =V −¿−v SG3

i D 3=K n (V GS 3−0.5)2

V GS 3=0.7542V

V SD 1 ( min )=0.7843−0.5+ 0.2=0.4843 V

V CM ( min ) =−5+0.7542 ∓ 0.4843−0.7843=−4.55 V

Entonces
−4 ≤ v CM ≤3.61 V

13.33) El amplificador
operacional CMOS en la figura 13.14 está polarizado
en V +¿ 5 V y V −¿−5 V . Deje Rset = 50 k. Suponga parámetros de transistor de
100 μA 40 μA
VTN =0.7 V , VTP=−0.7 V , kn= , k p= , λn=0.02 V −1 y λp=0.04 V −1. Las
V2 V2
W W W
relaciones ancho-largo son ( ¿ 3,4=15 ,( ) 7=30 y ( )=50 para todos los demás
L L L
transistores. (a) Determine Iset, IQ e IDQ7.

W K p' 0.04
K p 5=( ( ) ( )
)
L 5 2
=50
2
=1.0 m A/V 2

W K ' 0.04
=( ) (
2 )
=50 (
2 )
p 2
K p5 =1.0 m A/V
L 5
−¿
V
+¿−V SG5− ¿
2 Rset
K p 5 (V SG5 +V TP ) =V ¿

1 ( 50 ) ( V SG 52−1.4 V SG 5+ 0.49 )=10−V SG 5

(50 V SG 52 −69 V SG 5 +14.5 )=0

V SG 5 =1.121V

10−1.121
i set =I Q = =0.1776 mA
50
(b) Encuentre las ganancias de voltaje de señal pequeña de la entrada y las segundas etapas, y la
ganancia de voltaje general.

Ad =gm 1 ¿

0.04
√
gm 1=2 (50)(0.1)(
2
)=0.6325 mA /V
 1
r o 2= =400 KΩ
( 0.025 ) ( 0.1 )
1
r o 4= =666.7 KΩ ; Ad =0.6325 ¿
( 0.015 ) ( 0.1 )
A2=−g m 1 ¿

0.1
√
gm 1=2 (30)(0.2)(
2
)=1.095 mA /V

1
r o 1= =333.3 KΩ
( 0.015 ) ( 0.2 )
1
r og= =200 KΩ; A2=−(1.095)¿
( 0.025 ) ( 0.2 )
A=A d . A 2=158.1 (−136.9 )=−21,644

13.34. Para el op-amp CMOS en la figura, la polarización DC está diseñada de modo que
I set =I Q =I DQ 8=200 μA . Los parámetros del transistor son V TN =0 . 5 V , V TP =−0 . 5V ,
k ' n=100 μA /V 2, k ' p=40 μA /V 2, λ n=0 . 015V −1 y λ p=0 . 025 V −1. Las relaciones de ancho a
largo del transistor son (W /L)1 ,2=50 , (W /L)3 ,4 =15, (W /L)5 ,6 , 8=10 y (W /L)7=30 .
Determine las ganancias de voltaje de señal pequeña de la entrada y de las segundas etapas y la
ganancia de voltaje general.
SOLUCIÓN:

Hallando las ganancias de voltaje Ad :

Ad =gm 1 (r o 2∨¿ r o 4 )

Hallando gm 1:

gm 1=2 (√ 0.042 )(50)(0.1)

gm 1=0.6325mA / V

Hallando r o 2:

1
r o 2= =400 k Ω
(0.025)(0.1)

Hallando r o 4:

1
r o 4= =666.7 k Ω
(0.015)(0.1)

Hallando Ad :

Ad =(0.6325)(400∨¿ 666.7)
Ad =158.1

Hallando A2:

A2=−g m 7 (r o 7 ∨¿ r o 8)

Hallando gm 7:

gm 7 =2 (√ 0.12 )(30)( 0.2)

gm 7 =1.095 mA /V

Hallando r o 7 :

1
ro 7 =
(0.015)(0.2)
r o 7 =333.3 k Ω
Hallando r o 8 :

1
ro 8 =
(0.025)(0.2)
r o 8 =200 k Ω

Hallando A2:

A2=−(1.095)¿
A2=−136.9

Hallando A:

A=A d . A 2

A=( 158.1 )(−136.9 )

A=−21.644
13.35. Considere el op-amp MC 14573 en la figura con los parámetros del circuito y transistor
dados en el ejemplo. Si el condensador de compensación es C 1=12 pF , determine la frecuencia
del polo dominante.
SOLUCIÓN:

Para hallar la frecuencia de polo dominante:

1
f PD =
2 π R eq Ci

Donde:

Req =r o 4∨¿ r o 2

C i=C1 ¿

Entonces (de los ejemplos mencionados) tenemos:

A v2=251

r 04 =r 02=5.025 M Ω

Hallamos:

Req =5.025∨¿5.025

Req =2.51 M Ω

C i=C1 ¿

C i=12 (1+251 ) =3024 pF

Entonces:

1
f PD = 6 −12
2 π (2.51 x 10 )(3024 x 10 )
f PD =21 Hz

13.36. El op-amp CMOS en la figura 13.14 tiene unos parámetros de circuito y transistor como
los dados en el problema 13.33. Determinar el condensador de compensación que se requiere
de manera que la frecuencia de polo dominante sea f PD =8 Hz.
SOLUCIÓN:

Del problema 13.33, tenemos:

| A2|=96.86
r 02=281.5 k Ω

r o 4=563.1 k Ω

Para hallar la frecuencia de polo dominante:

1
f PD =
2 π (r o 2∨¿r o 4 )C M
Entonces:

1
CM= 3
=1.06 x 10−7 F
2 π (8)(281.5∨¿ 563.1)x 10
C M =C 1 ¿

1.06 x 10−7=C 1( 97.86)

C 1=1.08 x 10−9 F

13.37. Considere el op-amp CMOS en la figura, con los parámetros de circuito y transistor dados
en los ejemplos 13.8 y 13.9. Determine la resistencia de carga Ro del circuito de bucle abierto.
SOLUCIÓN:

Tenemos que:

Ro =r 07∨¿ r 08

r 07=2.52 M Ω

r 08=2.52 M Ω

Entonces:

Ro =2.52∨¿ 2.52

2.52 x 2.52
Ro =
2.52+2.52
Ro =1.26 M Ω

13.38. Un sestado simple de salida para un op-amp NMOS es mostrado en la figura. El

mecanismo M 1 opera como un seguidor de fuente. Los voltajes de polarización son V +¿=3 V ¿ y
2
V −¿=−3 V ¿. Los parámetros del transistor son k ' n=100 μA /V , V TN =0 . 4 V y λ=0 . 025V −1.
Suponga que los transistores M 2−M 5 son iguales. (a) Determinar las relaciones de ancho a
largo de los transistores M 2−M 5 de modo que I DQ 2=0 .5 mA . (b) Determine la relación W/L de
M 1 de modo que la ganancia de voltaje sea 0.98. (c) Si la resistencia de salida de la fuente v1 es
10 kΩ, determine la resistencia de salida de este estado de salida.
SOLUCIÓN:

(a) Determinar las relaciones de ancho a largo de los transistores M 2−M 5 de modo que
I DQ 2=0.5 mA .

6
V GS 2= =2 V
3

( 0.12 )( WL )( 2−0.4 )
I D= 2

0.1 W
0.5=(
2 )( L )
2
( 2−0.4 )

( WL ) 2−5
=3.91

(b) Determine la relación W/L de M 1 de modo que la ganancia de voltaje sea 0.98.

gm 1 (r o 1∨¿r o 2)
A v=
1+ g m1 ( r o 1∨¿ r o 2 )
1
r o 1=r o 2= =80 k Ω
(0.025)(0.5)
 r o 1∨¿ r o 2=40 k Ω

gm 1 (r o 1∨¿r o 2)
A v=
1+ g m1 ( r o 1∨¿ r o 2 )
g (40)
0.98= m 1
1+ g m1 (40)
gm 1=1.225 mA /V

gm 1=2 (√ 0.12 )( WL )(0.5)

0.1 W
1.225=2 (
√ 2 )( L )
(0.5)

( WL ) =15
1

(c) Si la resistencia de salida de la fuente v1 es 10 kΩ, determine la resistencia de salida de

este estado de salida.

1 1
Ro = |
| r o 1||r o 2 = ∨|40=0.8163|∨40
gm1 1.225

Ro =800 Ω

13.39. El circuito de la Figura P13.39 es otra forma de etapa de salida para el CMOS op-amp se
mostrado en la Figura 13.15. Supongamos que los mismos parámetros de transistor en el
ejemplo 13.10. Los valores de anchura a longitud de algunos transistores son dados y se
muestran los voltajes de puerta a fuente aplicados de M 5 y M 9 son mostrados.
(a) ¿Cuál es el corriente bial actual IQ2?

Iq 2= ( 802 )(20) [1.137−0.7] 2

Iq 2=180uA

(b) Determinar las relaciones W/L de M8P y M8N de tal manera que las corrientes de reposo en
M6 y M7 son de 25uA.

Id 6= ( 802 ) ( 25) ( Vgs 6−0.7 ) =25

2

Vgs 6=0.8581V

Id 6= ( 402 )( 50) ( Vgs 7−0.7 ) =25

2

Vgs 6=0.8581V
V SG 8 P=V GS 8 P=0.8581 V
180= ( 402 )( WL )
8P
( 0.8581−0.7 )2

( WL )
8P
=360

180= ( 802 )( WL )
8P
( 0.8581−0.7 )2

( WL )
8P
=180

13.40. Considere el op-amp CMOS de tres estados de la Figura 13.15. Diseñe un circuito de
fuente de corriente de transistor NMOS para establecer Iq 1=150uA . Los parámetros del
transistor NMOS son kn=100 uA/V 2 y Vtn=0,5 V .Supongamos que la relación anchura-

longitud mínima de cualquier transistor es 2. Asumir ( WL ) 10=( WL ) 11=20, tal y como se

muestra en la figura.

Iref =Iq 1=0.150= ( 0.12 )( WL ) ( Vgs 11−0.5 ) =( 0.12 )(20)(Vgs 11−0.5)

11
2 2

Vgs 11=0.8873
Vgs , ref =5−0.8873=4.1127 V
Nmos en serie

4.1127
Vgs= =1.3709 V
3

Iref =0.15= ( 0.12 )( WL ) (1.3709−0.5) 2

( WL )=3.96
13.41 Supongamos que IREF es de 250 uA y ( WL ) =5 en el amplificador operacional CMOS que
8
se muestra en la Figura 13.15. Determinar:

a) las corrientes de reposo en M6 y M7

Iq 2=250uA= ( 802 ) ( 5 ) (Vgs 8−0.7 ) 2

Vgs 8=1.818V
1.818
Vgs 6=Vsg 7= =0.909 V
2

I D 6 =I D 7 = ( 802 ) ( 25) ( 0.909−0.7) =43.7uA

2

(b) la ganancia general de tensión de señal pequeña. Supongamos que los parámetros del
transistor son en el ejemplo 13.10.

80 250
gm1=2 (
√ 2
)(15)(
2
)=0.577 mA /V

1
r o 2= =800 K
( 0.01 ) ( 0.125 )
1
r o 4= =533.3 K
( 0.015 ) ( 0.125 )
Ad 1=( gm1)(r o 2 /¿ r o 4)=(0.5477)(800 /¿533.3)
Ad 1=175

En la segunda etapa tenemos:

A2=−gm 5(r O 5 /¿ r O 9)

gm5=2 (√ 402 )(80)(250)=1.265 mA /V

1
rO5 = =266.7 K
( 0.015 )( 0.25 )
 1
. rO9 = =400 K
( 0.01 )( 0.25 )

A2=−(1.265)(266.7/¿ 400)
A2=−202

Asumiendo que la ganancia de la etapa de salida tiende a 1

A v =A d 1 . A 2=( 175 ) (−202 )

A v =−35.350

13.42. El circuito de casco plegado CMOS en la Figura 13.17 está parcializado en ± 5V y la

corriente de referencia es IREF=50 uA .Los parámetros del transistor son
VTN =0,5 V , VTP=0,5 V , Kn=Kp=0,5 mA /V 2 , y λn=λp=0,015V −1 , .
(a) Determinar la ganancia de tensión diferencial de señal pequeña.

Ad =gm1( Ro 6/¿ Ro 8)

gm1=2 √ Kn. Idq=2 √ (0.5)(0.025)=224 uA /V

gm1=gm 8
gm6=2 √ (0.5)(0.025)=224 uA /V
1 1
r o 1=r o 6=r o 8=r o 10= = =2.67 MΩ
λ . Idq ( 0.015 ) ( 25 )
1 1
r o 4= = =1.33 MΩ
λ . Id 4 ( 0.015 ) ( 50 )

Ahora sabemos que

Ro 8=gm 8 ( ro 8. ro10 )=( 224 )( 2.67 )( 2.67 ) =1597 MΩ

Ro 6=gm 6(ro 6)(ro 4 /¿ ro 1)=(224 )(2.67)(2.67/¿ 1.33)=531 MΩ
Ad =(224)(531/¿ 1597)=89.264

(b) Encontrar la resistencia de salida del circuito.

Ro=Ro 6 /¿ Ro 8=531 /¿ 1597=398 M Ω

(c) Si la capacitancia en el nodo de salida es CL a 5 pF, determine el ancho de banda de ganancia

de unidad del amplificador.

1 1
f PD = = =80 Hz
2 πRoCL 2 π ( 398 ×106 ) ( 5 ×10−12)

GBW =( 89.264 )( 80 )=7.14 MHz

13.43. El amplificador de casco plegado CMOS en la Figura 13.17 se va a rediseñar para

proporcionar una ganancia de tensión diferencial de 10.000. La parcialización es la misma que el
descrito en el problema 13.42.

Los parámetros del transistor son

uA
VTN =0,5 V , VTP=−0,5 V , kn=80 2
, kp=35uA /V 2 , λn=0,015 V −1 y λp=0,02 V −1.
V
W
Supongamos (W /L) p=2.2( ) donde es apropiado para que los parámetros eléctricos de los
L n
dispositivos PMOS y NMOS sean casi idénticos.

1 1
r o 1=r o 8=r o10 = = =2 MΩ
λ . Id ( 0.02 )( 25 )
1 1
ro 6 = = =2.67 MΩ
λ . Id (0.015)(25)
1 1
r o 4= = =1.33 MΩ
λ . Id 4 (0.015)(50)

gm1=2 (√ 352 )( WL ) (25)=41.8 √( WL ) =gm8

1 1
gm6=2 (√ 802 )( WL ) (25)=63.2 √( WL )
6 6

Ro=Ro 6 /¿ Ro 8=[gm 6(ro 6)(ro 4 /¿ ro1)]/¿[ gm8( ro8. ro 10)]

X 1= (√ WL ) 1

X 6= (√ WL ) 6

Ro=[63.2. X 6( 2.67)(1.33 /¿2)]/¿ [41.8 X 1( 2)(2)]

22.539 X 1 X 6
134.8 X 6/¿ 167.2 X 1=
134.8 X 6+ 167.2 X 1

Ad =gm1 Ro=( 41.8 X 1 ) ( 134.822.539 X1 X 6

X 6+167.2 X 1 )
Ad =10000

X 6= (√ WL ) =√( 2.21 )( WL ) =0.674 X 1

6 1

W W
X 1 =( ) =4.06=( )
2
L 1 L P

( WL ) =1.85
n