Está en la página 1de 37

Resumen

El presente laboratorio pretende que nosotros como estudiantes pongamos en práctica


los conocimientos adquiridos en las sesiones teóricas de ELC315 y que con los
conceptos aprendidos los apliquemos a la construcción de un amplificador operacional.

El laboratorio consta de dos partes un prelaboratorio el cual consta de simular el


amplificador LF411 para determinar diferentes parámetros tales como: Ganancia total,
IMAX y establecer las corrientes de polarización. La segunda parte consta de la
simulación de un potenciómetro al cual se le determinara el voltaje del offset, el punto
de operación, la ganancia, respuesta en frecuencia y el SR del amplificador.
Pre-Laboratorio

Considerando los siguientes parámetros:

- Para los MOS: |𝑉𝑎′ | = 20 𝑉⁄𝜇𝑚 ; |𝑉𝑡 | = 0.5 𝑉; 𝑉𝑝′ = 200 𝜇𝐴⁄𝑉 2 ; 𝐿 = 1 𝜇𝑚; 𝑊⁄𝐿 = 25
- Para los BJT PNP: 𝐼𝑠 = 10−14 𝐴; 𝛽 = 50; 𝑉𝐴 = 50𝑉; 𝑉𝐵𝐸 = 0.6𝑉
- Para los BJT NPN: 𝐼𝑠 = 10−14 𝐴; 𝛽 = 200; 𝑉𝐴 = 125𝑉; 𝑉𝐵𝐸 = 0.6𝑉 - 𝑉+ = |𝑉 − | =
10𝑉

Figura 1. Amplificador Operacional (Basado en el LF411)

Analizar teóricamente el amplificador operacional detallado en la Figura 1.


Determinando lo siguiente:
- Ganancia total del Amplificador Operacional, considerando una carga de
RL=2kΩ.

Se calcularán primero la ro del M2, Q1 y


la resistencia de entrada de Q3, para
obtener la ganancia en la primera etapa.

Para ello es necesario encontrar la


polarización del par diferencial PMOS.

La corriente por cada rama será de:


𝐼
𝐼𝐷 = = 150 𝑢𝐴/2
2
𝐼𝐷 = 75𝑢𝐴

De los datos del Mosfet:


VA=20V/um ;
Vt=0.5V ;
K’p = 200uA/V2;
L = 1um ;
W/L =25

De Sedra 7.22

𝐼 1 𝑊
= × 𝑘 ′ 𝑝 × × 𝑉𝑂𝑉 2
2 2 𝐿
despejando
𝐼 150
𝑉𝑂𝑉 = √ =√ = 0.173𝑉
𝑊 200 ∗ 25
𝑘′𝑝 ∗ 𝐿

2 × (𝑖/2) 2(150𝑢𝐴/2)
𝑔𝑚 = = = 866.025 × 10−6 𝐴/𝑉
𝑉𝑂𝑉 0.173𝑉

Determinando las roM2 (el Mosfet tiene 1um de Largo)

𝑉𝐴2 ∗ 𝐿 20𝑉/𝑢𝑚 ∗ 1𝑢𝑚


𝑟𝑜𝑚2 = = = 266.67𝑘Ω
𝐼/2 150𝑢𝑚/2
La resistencia de roQ1 es demasiado grande
por lo que se puede obviar de los calculos
finales:

Tomando de sedra la ecuacion 9.72

𝑅𝑜1 = 𝑟𝑜𝑄1 ∗ (1 + 𝑔𝑚𝑄1 ∗ (2𝑘||𝑟𝜋𝑄1)

Datos del BJT:

𝐼𝑠 = 10−14 𝐴;
𝛽 = 200;
𝑉𝐴 = 125𝑉;
𝑉𝐵𝐸 = 0.6𝑉

𝑢𝐴
𝐼𝐶 = 150 = 75 𝑢𝐴
2
𝑉𝐵𝐸 0.6
𝐼𝐶 = 𝐼𝑠 𝑒 𝑉𝑇 = 10−14 × 𝑒 𝑉𝑇 = 75𝑢𝐴

𝑉𝑇 = 26.387 𝑚𝑉 ≈ 26𝑚𝑉

𝐼𝑐 75 𝑢𝐴
𝑔𝑚𝑄1 = = = 2.885 𝑚𝐴/𝑉
𝑉𝑇 26 𝑚𝑉

𝛽 200
𝑟𝜋𝑄1 = = = 69.32 𝑘Ω
𝑔𝑚𝑄1 2.885𝑚

𝑉𝐴 125
𝑟𝑜𝑄1 = = = 1.67 𝑀Ω
𝐼𝑐 75𝑢

𝑅𝑜1 = 𝑟𝑜𝑄1 ∗ (1 + 𝑔𝑚𝑄1 ∗ (2𝑘||𝑟𝜋𝑄1) = 1.67𝑀 ∗ (1 + 2.885𝑚 ∗ (2𝑘||69.32𝑘 ))

𝑅𝑜1 = 10.572𝑀Ω
Calculando la resistencia de entrada de la siguiente etapa:

Las resistencias de los diodos son demasiado bajas por lo que se pueden hacer 0

Del circuito se observa que Q3 es un


emisor comun donde por sedra 5.111

𝑅𝑒𝑛𝑡4 = 𝑟𝜋

Pasando por alto las corrientes de las bases


de Q5 y Q7
𝐼𝐶4 ≈ 200𝑢𝐴

𝐼𝑐 200𝑢𝐴
𝑔𝑚𝑄4 = = = 7.692𝑚𝐴/𝑉
𝑉𝑇 26𝑚𝑉

𝛽 200
𝑟𝜋𝑄4 = = = 26𝑘Ω
𝑔𝑚𝑄4 7.692𝑚

𝑅𝑒𝑛𝑡4 = 26𝑘Ω

Ahora la resistencia Ren4 pasa a ser resistencia en el emisor de Q3, por lo que el circuito
se convierte en emiso comun con resitencia en el emisor.

De Sedra 5.127
𝑅𝑒𝑛3 = (𝛽 + 1) ∗ (𝑟𝑒 + 𝑅𝑒𝑛𝑡4)

De donde re es muy pequeño re=260Ω ya que IE=100uA si se despresia la corriente en


la base de Q4 y VT=26mV

𝑅𝑒𝑛3 = (𝛽 + 1) ∗ (𝑅𝑒𝑛𝑡4) = (200 + 1) ∗ (26𝑘 )


𝑅𝑒𝑛3 = 5.23𝑀Ω

Por lo que es otra resistencia bastante grande


y se puede despreciar.
𝑅𝑖2 = 𝑅𝑒𝑛3 = 5.23𝑀Ω
Ganancia de la primera etapa:

𝐴1 = −𝑔𝑚 ∗ 𝑟𝑜𝑚2 = −2.885𝑚 ∗ 266.67𝑘

𝐴1 = −769.231𝑉/𝑉

Encontrando la ganancia para la segunda etapa.

De los parámetros de polarización:


Las corrientes por las bases de Q7 y Q5
son despreciables.

𝐼𝐶4 = 200𝑢𝐴

De la 2da etapa se busca la resistencia de


salida de la etapa2 Ro2 que es roQ4
𝑉𝐴 125
𝑟𝑜𝑄4 = =
𝐼𝐶4 200𝑢𝐴

𝑅𝑜2 = 𝑟𝑜𝑄4 = 600𝑘Ω

Después se calcula la corriente que pasa por el colector Q4 hasta tierra:

𝐼𝐶4 = 𝐼𝐸4 ∗ 𝛼 (1)


𝑉𝑏4 = 𝑟𝑒4 ∗ 𝐼𝐸4 (2)

(1) en (2) y despejando

𝑉𝑏4 ∗∝
𝐼𝐶4 = (3)
𝑟𝑒4

𝑅𝑒𝑛𝑡4 = 𝑟𝜋𝑄4 = 26𝑘Ω


Trabajando con el modelo pi, por divisor
de tensión
𝑟𝜋𝑄4
𝑉𝑏4 = ∗ 𝑉𝑖1 (4)
𝑟𝜋𝑄4 + 𝑟𝑒3

Sustituyendo (4) en (3)


∝ 𝑟𝜋𝑄4
𝐼𝐶4 = ∗ ∗ 𝑉𝑖1
𝑟𝑒4 𝑟𝜋𝑄4 + 𝑟𝑒3

Donde:
𝐼𝐶4 ∝ 𝑟𝜋𝑄4
𝐺𝑚2 = = ∗
𝑉𝑖1 𝑟𝑒4 𝑟𝜋𝑄4 + 𝑟𝑒3
𝑉𝑇 26𝑚
𝑟𝑒4 = = = 130Ω
𝐼𝐶4 200𝑢

IE3=100uA 𝛼 ≈ 1
𝑉𝑇 26𝑚
𝑟𝑒3 = = ≈ 260Ω
𝛼 ∗ 𝐼𝐸3 1 ∗ 100𝑢

𝐼𝐶4 1 26𝑘
𝐺𝑚2 = = ∗ = 7.616𝑚𝐴/𝑉
𝑉𝑖1 130 26𝑘 + 260

Para determinar la ganancia de la etapa2 es


necesaria la resistencia de entrada de la etapa 3.
Tomándose a Q7, se supondrá que este transistor
conduce 5mA y la resistencia de entrada mirando
hacia la base se supondrá como
𝑅𝑒𝑛3 = 𝑅𝑒𝑛7 = 𝛽𝑝 ∗ 𝑅𝐿
𝛽p = 50; RL=2k
𝑅𝑒𝑛𝑡3 = 𝑅𝑒𝑛7 = 𝛽𝑝 ∗ 𝑅𝐿 = 50 ∗ 2𝑘Ω

𝑅𝑒𝑛𝑡3 = 100𝑘Ω

Se puede despreciar las resistencias de los diodos


de protección contra cortocircuitos.

De Sedra 9.87
𝑅𝑒𝑛𝑡3 100𝑘
𝐴2 = −𝐺𝑚2 ∗ 𝑅𝑜2 ∗ = −7.616 ∗ 600
𝑅𝑒𝑛𝑡3 + 𝑅𝑜2 100𝑘 + 600𝑘

𝐴2 = −652.813𝑉/𝑉
Para la etapa de salida para la ganancia total de voltaje total a circuito abierto con RL
infinito, la ganancia del transistor de salida del seguidor de emisor se escogió a Q7, será
de la unidad.

Por lo que Gvo3 de la etapa es casi 1.

Gvo3=1

Es necesario calcular la Rsal de la


etapa de salida de lo que se observo al
hacer los diodos como cortocircuitos
una de las líneas de la base de Q7 va
directo a tierra y al hacer uso del
modelo T, se observa del circuito que
re7 es la resistencia de salida.

𝑅𝑠𝑎𝑙 = 𝑟𝑒7

Y tomando como referencia una corriente de 5mA en la etapa de salida.


𝑉𝑇 26𝑚
𝑟𝑒3 = = = 5.2Ω
𝐼𝐶7 5𝑚

𝑅𝑠𝑎𝑙 = 5.2Ω
Para que la ganancia total de voltaje para una resistencia RL de 2k

𝑣𝑜 𝑅𝐿
𝐴𝑣 = = (−𝐺𝑚1 × 𝑟𝑜𝑚2) × (−𝐺𝑚2 × 𝑅𝑜2) × 𝐺𝑣𝑜3 ×
𝑣𝑖 𝑅𝐿 + 𝑅𝑠𝑎𝑙

2𝑘
𝐴𝑣 = −(2.885𝑚 × 266.67𝑘 ) × (−7.616𝑚 × 600𝑘 ) × 1 ×
2𝑘 + 5.2

𝐴𝑣 = 500.86 ∗ 103 𝑉/𝑉


- Para un Cc=30pF, estimar FH.

Para el cálculo de la frecuencia de corte se puede realizar el circuito en cascada a


pequeña señal de las etapas individuales donde se obtuvo su ganancia global de voltaje.

Figura 2: circuito en cascada a pequeña señal

De Sedra:
𝑅𝑡 = 𝑅𝑜1||𝑅𝑖2

Donde Ro1 es el paralelo de la resistencia de salida del Q1 con M2 y estas en paralelo


con Ri2 de la entrada de la segunda etapa. 𝑅𝑜1 = 10.572 𝑀Ω ; 𝑟𝑜𝑚2 = 266.67𝑘Ω ;
𝑅𝑖2 = 5.23𝑀Ω

𝑅𝑡 = 𝑅𝑜1||𝑟𝑜𝑚2||𝑅𝑖2 = 10.572𝑀||266.667𝑘 ||5.23𝑀

𝑅𝑡 = 247.77 𝑘Ω

Y debido al efecto Miller la capacitancia efectiva debida a Cc entre la base de Q3 y tierra

𝐶𝑒𝑛𝑡 = 𝐶𝑐(1 + |𝐴2|)

Donde A2 es la ganancia de la 2da etapa 𝐴2 = −652.813 𝑉/𝑉 ; 𝐶𝑐 = 30𝑝𝐹

𝐶𝑒𝑛𝑡 = 30𝑝 ∗ (1 + |652.813|)

𝐶𝑒𝑛𝑡 = 19.614𝑝𝐹

Por lo que la frecuencia de corte queda

1 1
𝑓𝐻 = =
2𝜋 ∗ 𝑅𝑡 ∗ 𝐶𝑒𝑛𝑡 2𝜋 ∗ 247.77𝑘 ∗ 19.614𝑝

𝑓𝐻 = 32.748𝐻𝑧
- Estimar la corriente máxima de salida para que entre en operación la protección
contra cortocircuitos (Q6 y Q8).

El circuito de protección contra cortacircuitos para proteger a Q5 está compuesto por


la resistencia de 22ohms y el transistor Q6. La corriente máxima se activará cuando la
caída de tensión VBE en el Q6 sea de 0.6V.

Si la caída de Q6 es de 0.6V el BJT


entra en modo activo y esa tensión
es la misma que en la resistencia de
22ohm.

𝑉𝐵𝐸 0.6
𝐼𝑚𝑎𝑥𝑄6 = =
22 22

𝐼𝑚𝑎𝑥𝑄6 = 27.27𝑚𝐴

El circuito de protección de cortocircuito para Q7 esta conformado por la resistencia de


22ohm y Q8.

En donde si la caída de tensión VBE=0.6V


para el pnp, con la resistencia de 22ohm.

𝑉𝐵𝐸 0.6
𝐼𝑚𝑎𝑥𝑄8 = = = 27.27𝑚𝐴
22 22

𝐼𝑚𝑎𝑥𝑄8 = 27.27𝑚𝐴

Los valores son para cuando la tensión es positiva la mitad se apaga y si es negativa la
otra mitad se apaga.
- Diseñar el circuito que establezca las corrientes de polarización para cada etapa
del amplificador operacional.

Para el circuito se usara una fuente de control de corriente, en donde se usaran los
transistores según el arreglo y todos tendrán las mismas propiedades, es decir que los
transistores Q11, Q12,Q13 deben ser coincidentes con el transistor Q9 y esto querrá
decir que por ese conjunto pasara el triple de corriente de Q9 si se colocan en paralelo
siendo prácticamente un BJT con el triple de área, así también la corriente I3 deberá ser
4 veces la corriente de referencia por lo que deberán ser 4 transistores que equivaldrán
al cuádruple de área, y para la corriente I2 se desea que sea el doble de la corriente de
referencia por lo que se colocaran 2 transistores que seria el doble de área.

𝐼𝑟𝑒𝑓 = 50𝑢𝐴

𝐼1 = 3 ∗ 𝐼𝑟𝑒𝑓 = 3 ∗ 50𝑢𝐴 = 150𝑢𝐴


𝐼2 = 2 ∗ 𝐼𝑟𝑒𝑓 = 2 ∗ 50𝑢𝐴 = 100𝑢𝐴
𝐼3 = 4 ∗ 𝐼𝑟𝑒𝑓 = 4 ∗ 50𝑢𝐴 = 200𝑢𝐴

Ahora solo es de calcular la resistencia por donde pasara la corriente de referencia, ya


que se tiene V+=10V; |V-|=10V ; VBEpnp=0.6V ; VBEnpn=0.6V.
De Sedra 6.28

(𝑉 +) + (𝑉 −) − 𝑉𝐵𝐸𝑞9 − 𝑉𝐵𝐸𝑞10
𝐼𝑟𝑒𝑓 =
𝑅

10 + 10 − 0.6 − 0.6
50𝑢𝐴 =
𝑅

𝑅 = 376𝑘Ω
Laboratorio

Dibujar el circuito en LTSpice y determinar el punto de operación del amplificador


Operacional.

Para las especificaciones de los parámetros de este laboratorio se crearon los modelos
para los pmos, npn y pnp.
Así también se asignaron los valores de longitud del canal y ancho del canal para los
PMOS
--- Operating Point ---

Ic(Q8): -2.93359e-013 device_current


Ic(Q7): -2.61207e-011 device_current
Ic(Q6): 7.54119e-013 device_current
Ic(Q5): -0.000199997 device_current
Ic(Q4): 2.92454e-009 device_current
Ic(Q3): 9.95685e-005 device_current
Ic(Q2): 7.44071e-005 device_current
Ic(Q1): 7.44176e-005 device_current
Id(M2): 7.48491e-005 device_current
Id(M1): 7.51509e-005 device_current
I(D1): 2.94406e-009 device_current
I(D2): 2.94406e-009 device_current

De lo cual las corrientes de operación quedan.

Corrientes del colector y drenaje DC en uA para el circuito LF411 sin carga (𝑅𝐿 = ∞)

M1 75.15 Q4 0.003
M2 74.85 Q5 -199
Q1 74.42 Q6 0
Q2 74.41 Q7 0
Q3 99.57 Q8 0

Corrientes en los diodos 0.003 μA, por lo que la caída de tensión en estos es poca y la
resistencia es muy pequeña.
- Reemplazar las fuentes de corriente con el circuito de polarización definido en
el pre-laboratorio.

Se crearon modelos individuales para la corriente 𝐼1 e 𝐼3 los modelos serian con el 𝐼𝑠 /4


e 𝐼𝑠 /3 respectivamente.

Luego se calcularon las corrientes para el circuito sin carga.


--- Operating Point ---
Ic(Q5): 0.00059768 device_current
Ic(Q4): 0.000104437 device_current
Ic(Q3): -0.000214878 device_current
Ic(Q2): -0.000152496 device_current
Ic(Q1): -0.000583305 device_current
I(I2): 0.000104437 device_current
I(I3): 0.000214878 device_current
I(I1): 0.000152496 device_current
I(R1): 0.000601154 device_current

Corrientes a través de las resistencias en uA


𝐼1 152.5 𝐼3 214.87
𝐼2 104.44 𝐼𝑟𝑒𝑓 601.15

Al conectar el circuito diseñado se notó que las corrientes planteadas no se presentaban


en el circuito, además de varias pruebas que se hicieron con otros circuitos se observó
que en la simulación las corrientes no eran las esperadas. Además, al diseñar al circuito
la corriente I3 no se lograba simular con esa cantidad de corriente con el circuito
original, luego para lograrlo se ajustó el modelo de los pnp nuevamente y además se
añadió una resistencia de un valor casi cero y solo así se logró obtener las corrientes
que se deseaban medir en los colectores de los pnp.
Circuito completo con los ajustes realizados para que genere las corrientes solicitadas
- Determinar el voltaje de Offset (VOS) del amplificador cuando Vin=0.

El voltaje offset al colocar las Vin a 0 y calculando la tensión en la salida que es de


9.6792603 𝑉.

Se logro calcular también un voltaje de desnivel de salida dc, que se basó en el ejemplo
del 741, es la diferencia de tensión entre los drenajes de los pmos M2 y M1 según Sedra
sección 7.4.1

𝑉𝐷2 = −9.3197823𝑉 𝑉𝐷1 = −9.2039433𝑉

𝑉0 = 𝑉𝐷2 − 𝑉𝐷1 = −9.3197823 + 9.2039433

𝑉0 = 0.116𝑉
Esa cantidad dividida entre la ganancia diferencial según Sedra capítulo 7.4.1, ecuación
7.108, y en el capítulo 9 este valor sería el voltaje offset en la entrada Vos, donde la
ganancia diferencial seria 𝐴1 = −769.231 𝑉/𝑉.

𝑉0
𝑉𝑜𝑠 = = 150.6 𝜇𝑉
𝐴1
- Una técnica comúnmente utilizada para anular el Offset en la salida es la
conexión de un potenciómetro (e.g. 𝟏𝟎 𝒌𝜴) en el circuito de polarización de la
etapa 1 (Una forma de simularlo se muestra en la figura 2). Ajustar los valores de
R1 y R2 de modo que anulen el VOS. (Hacer 𝑹𝟑 = 𝟏 𝒌𝜴)

Con este conjunto de resistencias no se logró poner el offset a 0 en la salida.


Con este conjunto se logró que las tensiones en ambos Mosfet fueran iguales por lo que
el voltaje de desnivel de salida DC es 0 en la etapa de entrada así también el voltaje
offset de entrada en la etapa de entrada también es 0.

Con estos valores de resistencias se disminuyen el offset a 0.

𝑅8 = 5.091769 𝑘Ω

𝑅9 = 4.908231 𝑘Ω
- Calcular el punto de operación, ganancia y respuesta en frecuencia del
amplificador Operacional (Considerando 𝑹𝑳 = 𝟐 𝒌𝜴 y 𝑪𝒄 = 𝟑𝟎 𝒑𝑭).

El punto de operación Q se calculó sin el potenciómetro


--- Operating Point ---
Ic(Q13): 0.000204127 device_current
Ic(Q5): 0.00462242 device_current
Ic(Q12): -0.000151969 device_current
Ic(Q11): -0.000385146 device_current
Ic(Q8): 1.52651e-012 device_current
Ic(Q7): -1.96957e-011 device_current
Ic(Q6): 5.93256e-012 device_current
Ic(Q10): 0.000598037 device_current
Ic(Q9): 0.000101631 device_current
Ic(Q4): 3.07469e-009 device_current
Ic(Q3): 0.000101192 device_current
Ic(Q2): 7.53832e-005 device_current
Ic(Q1): 7.53937e-005 device_current
Id(M2): 7.58322e-005 device_current
Id(M1): 7.61367e-005 device_current
I(D2): 3.09592e-009 device_current
I(D1): 3.09592e-009 device_current
I(Rl): 0.00464553 device_current

Datos del punto de operación Q en uA del amplificador operacional

M1 76.14 Q4 0.003 Q9 101.63 D1 0.003


M2 75.83 Q5 4 622 Q10 598.04 D2 0.003
Q1 75.39 Q6 0 Q11 -385.15
Q2 75.83 Q7 0 Q12 -151.97
Q3 101.12 Q8 0 Q13 204.13

La corriente que pasa por la carga RL es de 4.6 𝑚𝐴.

Con una señal de excitación de 108 𝑢𝑉 a 1 𝑘𝐻𝑧 ya que a una tensión mayor se
distorsiona la señal de salida y el objetivo es ver la ganancia de la onda senoidal de
entrada en cada una de las etapas.
De las gráficas se obtienen 𝑉𝑖𝑛 = 108 𝑢𝑉

−9.166734 − 9.2425804
𝑉01 = = −9.205 𝑉
2

𝑉01 −9.205 𝑉
𝐴1 = = = −85.23 × 103 𝑉/𝑉
𝑉𝑖𝑛 108 𝜇𝑉

9.3772208 + 9.2902889
𝑉02 = = 9.334 𝑉
2
𝑉01 9.334 𝑉
𝐴2 = = = −1.014 𝑉/𝑉
𝑉𝑖𝑛 −9.205 V

Y para 𝐴3 la ganancia es de 1 según Sedra.

Por lo que la ganancia total es:


V
𝐴total = 𝐴1 × 𝐴2 × 𝐴3 = 86.42 × 103
V
Para la respuesta en la frecuencia.

Se introdujo una señal de 1 𝑉 y se realizó un análisis en AC hasta 1 𝑘. A la función sin( )


se ajustó para tener una frecuencia de 100 𝐻𝑧 ya que si es mayor la frecuencia la
ganancia se atenúa.

Realizándose un barrido en AC por décadas con 100 puntos por cada década, con lo que
se obtuvo el grafico siguiente.
Observando los puntos la frecuencia de corte es 𝑓𝐻 = 402.62 𝐻𝑧, que está a 3 𝑑𝐵 menos
de la ganancia del operacional. Y se observa que la ganancia del operacional en dB es de
−117 𝑑𝐵 aproximadamente.
- Determinar el Slew Rate del amplificador construido (𝑺𝑹 = 𝑽/𝒔 ).
Para el slew-rate es necesario conectar el opamp en modo inversor en forma como un
seguidor es decir no tiene resistencias en su conexión a la salida.

Para el cálculo del slewrate se usó una gran frecuencia de 10kHz por lo que el periodo
será de 0.1ms y la mitad de este 0.05ms será el tiempo en alta para la señal. Una señal
de pulso de + 10 mV @ 10kHz y el llenado de la tabla fue tal como se muestra en la
figura anterior, en modo tran 0 0.5m 0 0.1u que el 0.5m es el tiempo que se tomara la
medición ya que es a frecuencia muy alta será necesaria un tiempo de muestreo muy
pequeño también.
De la gráfica se observa que la onda cuadrada de salida es opuesta a señal de entrada y
a la vez se logra observar una pequeña pendiente y la señal de salida ya no puede seguir
la forma de la señal de entrada una forma e rectángulos, que ese sería el slewrate
buscado.

Para lograr observarlo será necesario un acercamiento a la figura y con la medición a


dos puntos que posee LTspice se tomará la pendiente de esta

Ya que el slew-rate son volts/segundos de la figura se obtiene el dato slope, la figura


con el grafico azul es la salida con un acercamiento donde se observa el slewrate.

𝑉2 = 9.2604618𝑉; 𝑡2 = 151.23137 𝜇𝑠; 𝑉1 = 9.156106𝑉; 𝑡1 = 150.23137 𝜇𝑠

𝑣2 − 𝑣1
𝑆𝑙𝑒𝑤𝑟𝑎𝑡𝑒 = = 104355.8 𝑉/𝑠
𝑡2 − 𝑡1
- Construir un Amplificador No Inversor utilizando este amplificador operacional
con una ganancia de 10 V/V. Utilizando una señal de entrada de 500mV@5kHz.
Primero se rediseña el circuito trabajado

Se le colocan viñetas de salida y de entradas esas deberán estar indicadas para el diseño
de un opamp. Luego en la barra de tareas se selecciona esta opción para generar un
circuito integrado pero este tendrá la forma predeterminada.

Para poder guardar el circuito es necesario guardarlo en un circuito sin espacios


ejemplo “circuitoLF411.asc”.

Luego para que el circuito tenga una apariencia del opamp es necesario editarlo para
ello se busca el circuito en donde lo hemos guardado y también se busca un opamp del
formato “opamp2.asy” en la carpeta
C:\Users\CABRERA\Documents\LTspiceXVII\lib\sym\OpAmps

De alli se editan ambos archivos con block de notas.


El texto en azul del opamp2.asy se sustituye en el circuitoLF411.asy desde donde
aparece la etiqueta WINDOW hacia arriba y se reemplaza quedando así

Guardamos el circuitoLF411.asy y lo abrimos con Ltspice. Donde se observa


desordenado pero editándolo con F7 , moviendo y rotando las piezas con ctrl+r,las
piezas, el opamp tendrá la siguiente apariencia final.
Guardamos y luego para utilizar el opamp se seleccionara de la siguiente pestaña dentro
de la opción de agregar componentes (F2).

Para el circuito final


Para la construcción de un opamp no inversor se tomaron las siguientes
consideraciones, la tensión en las entradas de alimentación del opamp deben ser
mayores a una cantidad de tensión deseada en la salida por lo que es necesario
aumentar la tensión de alimentación, así también es de utilizar la ecuación de diseño
para un opamp no inversor.

Y la ecuación para la construcción es de:


𝑣𝑜 𝑅𝑓 𝑉
𝐴= = (1 + ) [ ]
𝑣𝑖𝑛 𝑅1 𝑉

En donde para tener una ganancia de 10, Rf/R1=9


por lo que Rf debe ser 9 veces mayor a R1

De el grafico se observa que en la salida es de 5V Vpp y al hacer la división del vo/vi =


5/500mV se tiene una ganancia de 10V/V.
- Proponer una modificación para el amplificador operacional de la Figura 1 para
convertirlo en un amplificador comparador de colector abierto.
Según la información encontrada un colector abierto es que uno de los colectores no
tendrá nada conectado a él por lo que será conectado de forma directa a la salida cuyo
objetivo sería el de actuar como un switch, además:
Fijar los valores altos y bajos de tensión según las necesidades. Además, esto permite
para el acoplamiento entre compuertas lógicas con niveles altos distintos.
Garantizar la corriente de salida necesaria para conectar varias compuertas lógicas, a
la salida de esta.
Las compuertas de colector abierto pueden operar sin la resistencia externa cuando se
conecta a las entradas de otras compuertas, aunque esto no se recomienda debido a la
baja inmunidad al ruido encontrada.
Sin una resistencia externa, la salida de la compuerta será un circuito abierto cuando la
salida este en estado bajo.

Por lo que a nuestro circuito de la figura 1 seria


Retirando la fuente de alimentación V+ a Q5 y conectando a tierra el colector del Q7.
Ahora se rediseña el circuito para convertirlo en un comparador

Realizando los pasos para convertirlo en un opamp dedcrito en el apartado anterior se


obtiene el opamp como resultado final. Quedando el circuito final así

Ahora su funcionamiento si 𝑣2 > 𝑉1 entonces el conjunto R2V2 tendra mayor corriente


que el conjunto superior mostrándose en la siguiente grafica
La grafica de color azul es para IR2 y tiene mayor flujo de corriente por este conjunto.
Ahora si V1 es mayor queV2
Ahora la gráfica de color verde para IR1 es mayor la corriente que IR2 por lo que 𝑉1 >
𝑉2.
Por lo que el comparador compara dos niveles de tensión e indica cuál de las 2 es mayor
que la otra.
Conclusiones

• Usando un potenciómetro seremos capaces de eliminar el voltaje de offset en la


salida, permitiéndonos así aprovechar de una mejor manera las fuentes de
alimentación.
• Es de suma importancia elegir un valor adecuado del capacitor de
compensación, porque con este podremos obtener un buen margen de fase,
debido a que en un amplificador operacional es mejor para ponerlo a trabajar en
lugar de estar compensándolo.
• Debemos tener cuidado con las oscilaciones del amplificador, en caso de tenerlas
es porque no hemos seleccionado el valor adecuado de Cc, este capacitor le
brindara el SR al sistema y la estabilidad requerida para su adecuado
funcionamiento.

También podría gustarte