Está en la página 1de 46

ELECTRÓNICA DIGITAL

Elementos de Memoria
Latchs y Flip-Flops
Agenda

1. Introducción
2. Biestables asíncronos – Latch
3. Multivibradores
4. Biestables síncronos – Flip-Flops
5. Características de Operación
6. Distorsiones de la señal de reloj
Introducción

Circuito Combinacional

Es un circuito digital
cuyas salidas son
función, únicamente, de
. . la “combinación” de
n . Sistema . m valores binarios de las
. Combinacional . entradas del circuito en
ese mismo instante.
En otras palabras, son
circuitos sin memoria y
no almacenan datos.
Introducción

Circuito Secuencial
Es un circuito digital
para el cual las salidas
Input son función del valor
Lógica
combinacional presente y del valor
pasado de las entradas.
Consiste de un circuito
combinacional y
elementos de memoria
Circuito de que son capaces de
Realimentación almacenar información
binaria.
Introducción
Introducción

MEMORIAS

REGISTROS
DISPOSITIVOS
DE MEMORIA FLIP-FLOPS

LATCH
Introducción

• Memorizar datos es ser capaz de “Mantenerlos” a la salida de un


circuito, independientemente de los cambios a la entrada.

Entrada Salida
Circuito de
Memorización
Orden de Memorizar

• El estado natural del circuito es Mantener la Salida Constante a


pesar de los cambios en las Entradas.
• La señal “Memorizar” da la orden al circuito de actualizar Salida =
Entrada. Una vez desactivada esta señal, El circuito Mantiene ese
nuevo valor de salida, aunque las entradas cambien.
Introducción

Sincronización
Introducción

Sincronización
ES NECESARIO SINCRONIZAR, PARA EVITAR POSIBLES ERRORES
EN LA “LECTURA” DE LAS VARIABLES

¿ COMO ?
CLK

SINCRONOS:

CIRCUITOS -FLANCO
SINCRONIZACION
SINCRONIZACION POR
POR -NIVEL
SECUENCIALES
NIVEL
FLANCO
ASINCRONOS
Introducción

Sistema Secuencial Asíncrono


Es un sistema que escucha y procesa todas las variaciones de la
entrada, y de acuerdo a esto modifica el estado el sistema.

Sistema Secuencial Síncrono


Es un sistema que sólo escucha y procesa las entradas en unos
instantes determinados. Estos instantes de tiempo están determinados
por una señal periódica llamada Reloj (CLK).
Tipo de sincronismo del sistema :
Por nivel  Durante el nivel activo del reloj el sistemas secuencial
sigue las variaciones de la entrada.
Por flanco: En el instante del flanco activo el sistema evoluciona según
el valor de la entrada. El flanco puede ser ascendente o descendente
Biestables

Biestables
Un biestable es un dispositivo
set 0 encargado de almacenar un
R e bit ya sea 1 ó 0 y de mantener
Set dicho valor hasta que sea
Q 1 sustituido por otro.
To

Memoria
gg

Los biestables tienen por


l
e

Q tanto dos estados estables

Circuitos básicos que contiene


una unidad de memoria
Biestables Asíncronos (LATCHs)

Los Latches son la forma más primitiva de almacenamiento de


dos estados. En este tipo de dispositivo no hay señal de reloj que
sincronice su evolución entonces todo cambio en la entrada
conllevará un posible cambio en la salida.

El circuito tiene dos


entradas, S (Set) y R
(Reset), y dos salidas,
Q y Q', y consiste en
compuertas
conectadas por
realimentación.
Biestables Asíncronos (LATCHs)

Latch Set- Reset


Biestables Asíncronos (LATCHs)

Latch Set- Reset:


Puede diseñarse el Latch SR usando un mapa de Karnaugh
Biestables Asíncronos (LATCHs)

Latch Set- Reset:


Representación del Latch SR como diagrama de estado
Biestables Asíncronos (LATCHs)

Latch Set- Reset con señal de habilitación

Si C = 1  Se comporta como un latch


Si C = 0  Se comporta como memoria
Biestables Asíncronos (LATCHs)

Latch Set- Reset con señal de habilitación

CS

RQ
Biestables Asíncronos (LATCHs)

Latch Set- Reset con señal de habilitación

c
Biestables Asíncronos (LATCHs)

Latch Set- Reset – Referencias Comerciales

Se encuentra el CI
74279 que posee 4
LATCH donde cada uno
tiene sus entradas
activas en bajo.
Biestables Asíncronos (LATCHs)

Ejemplo: Suiche Anti-rebote

Cuando se conmuta una señal digital de un estado a


otro, se pueden generar algunas oscilaciones
indeseables: Esto sucede por ejemplo con los
interruptores o pulsadores.
Biestables Asíncronos (LATCHs)

Ejemplo: Suiche Anti-rebote

Se desea construir un sistema que permita realizar la


conmutación sin que la señal cambie varias veces de
forma indeseable.
Biestables Asíncronos (LATCHs)

Ejemplo: Suiche Anti-rebote


LATCH Tipo D con habilitador
LATCH Tipo D con habilitador

Referencia Comercial
Latch Tipo D 74LS75
Características:
* Posee 4 Latch tipo D
* Cada par de latch comparte una entrada de habilitación
LATCH Tipo JK con habilitación
LATCH Tipo T con habilitación
Multivibradores

Sincronización
ES NECESARIO SINCRONIZAR, PARA EVITAR POSIBLES ERRORES
EN LA “LECTURA” DE LAS VARIABLES

¿ COMO ?
CLK

SINCRONOS:

CIRCUITOS -FLANCO
SINCRONIZACION
SINCRONIZACION POR
POR -NIVEL
SECUENCIALES
NIVEL
FLANCO
ASINCRONOS
Multivibradores

Un multivibrador astable no tiene


ningún estado estable, por lo que el
circuito posee dos estados quasi-
estables entre los que conmuta,
permaneciendo en cada uno de
ellos un tiempo determinado. La
frecuencia de conmutación
depende, en general, de la carga y
descarga de condensadores.

Entre sus múltiples aplicaciones se


cuentan la generación de ondas
periódicas (generador de reloj o
clock) y de trenes de impulsos.
Multivibradores

Circuito Integrado
NE555
Dispositivo utilizado para
generar ondas cuadradas o
rectangulares.
La temporización viene
determinada por resistencias
y condensadores externos y
el circuito es capaz de
manejar a su salida 200mA

El NE555 se alimenta con tensiones que van desde los 4.5 a los 18 voltios.
Si la tensión de alimentación se fija en 5.0 voltios, sus señales de salida son
compatibles con la lógica de familia TTL.
Multivibradores
NE555 como oscilador

Para diseñar un astable con una frecuencia dada basta con fijar el
valor de C y calcular R1 y R2. Cuando se desee un astable con
frecuencia variable la resistencia R2 se sustituirá por una resistencia
de valor fijo en serie con un potenciómetro.
Multivibradores
Ejercicio: Circuito Integrado NE555

1.Suponga que tu deseas diseñar un circuito para producir una frecuencia de


aproximadamente 1 kHz para una aplicación de una alarma.
¿Qué valores de R1, R2 y C debemos usar?

Solución

Asumiendo R1=1kΩ,
Multivibradores

NE555 (Duty Cycle)


El CI NE555 utilizado como oscilador
astable permite el control de
dispositivos como motores o
lámparas mediante una técnica
conocida como PWM (Pulse Wide
Modulation) o Modulación por Ancho
de Pulso.

La señal presente en el pin 3 se


repite continuamente, a menos que
se fuerce la salida a 0 V mediante el
terminal RESET (conectándolo a una
tensión menor a 0.7V).
Multivibradores
Baja frecuencia LED,
20KHz>f>20Hz  sonar un parlante

Para el control con PWM, la relación entre Tm y Ts


generalmente se expresa como un porcentaje. Si
este porcentaje debe ser es igual o mayor al 50%,
utilizamos el circuito anterior.

En el caso de que la relación deba ser menor al


50%, se debe agregar un diodo tipo 1N4148 en
paralelo con R2, para permitir la circulación de
corriente durante el periodo Tm. En este caso, el
valor de Tm y Ts dependen únicamente de R1 y
C1 como se ve a continuación:
Biestables Síncronos

Cuando la entrada de reloj excede un nivel de umbral especifico, las


entradas son aseguradas y el FF no se ve afectado por cambios
adicionales en las entradas hasta tanto el pulso de reloj no llegue a
cero y se presente otro pulso.
Algunos FF cambian de estado en la subida del pulso de reloj, y otros
en el flanco de bajada. Los primeros se denominaran Flip-Flops
disparados por flanco positivo y los segundos Flip-Flops disparados
por flanco negativo.
Biestables Síncronos
Biestables Síncronos
Biestables Síncronos
Biestables Síncronos
Biestables Síncronos
Biestables Síncronos
Biestables Síncronos

Entradas Asíncronas de Inicialización y Borrado


Las entradas de los diversos FF, es decir R,S,J,K,D,T, solo tienen efecto
en el momento de una transición apropiada de la señal de reloj (CLK).
Estas entradas de control son síncronas pues su funcionamiento esta
sincronizado con la entrada de reloj.
Existen otras entradas, independientes del reloj (asíncronas), las cuales
permiten poner la salida de un FF a ‘0’ ó a ‘1’ en cualquier momento.

Cuando se activa la entrada


Preset, la salida Q=1
Cuando se activa la entrada
Clear (CLR), la salida Q=0.
Estas no pueden estar
activas simultáneamente
Biestables Síncronos

Referencias Comerciales
Flip-Flop Tipo D 74LS74
Características:
* Posee 2 FF tipo D con preset, clear y salida complementada.
* Activación por flanco de subida
Biestables Síncronos

Referencias Comerciales
Flip-Flop Tipo JK 74LS76
Características:
* Posee 2 FF tipo JK con preset y clear.
* Activación por flanco de subida
Ejercicios

Para el siguiente circuito dibujar el cronograma de las salidas Q


para 6 ciclos de reloj. Suponga que el primero y el último FF son
activos con flanco de subida y que el FF central es activo en flanco
de bajada. Considere que incialmente todas las salidas son 0.
Ejercicios

Solución
Resumen Flip-Flops