Sistemas Secuenciales - 1

SISTEMAS
SECUENCIALES
DIEGO FERNANDO RAMÍREZ J.
UNIVERSIDAD DEL QUINDÍO
PROGRAMA DE TECNOLOGÍA EN
INSTRUMENTACIÓN ELECTRÓNICA
CIRCUITOS LÓGICOS
CIRCUITOS COMBINACIONALES VS
CIRCUITOS SECUENCIALES
 Combinacional: las salidas dependen únicamente de las entradas
 Secuencial: las salidas dependen de las entradas y de valores anteriores de

determinadas salidas (depende de los estados pasados del circuito)
Sistema
Entrada Salidas
combinacional
Circuito de
realimentación
DFRAMIREZ@UNIQUINDIO.EDU.CO
 Los circuitos secuenciales tienen realimentación y disponen de elementos para

almacenar información.
 El valor de las salidas depende de las entradas, salidas y estados intermedios.
 El circuito secuencial debe ser capaz de mantener su estado durante algún tiempo,
para ello se hace necesario el uso de dispositivos de memoria.
 Los circuitos digitales secuenciales pueden ser divididos en dos (2) categorías:
 Asíncronos: no requieren de una señal de reloj para su funcionamiento.
 Los circuitos digitales secuenciales pueden ser divididos en dos (2) categorías:
 Síncronos: dependen de una señal de reloj para poder funcionar.
 En resumen:
Síncronos: su comportamiento puede Nivel lógico (0 ó 1) Por nivel:
definirse en instantes discretos de cuando permiten que las
variables de entrada actúen
tiempo. Se necesita sincronización de sobre el sistema en el
los elementos del sistema mediante instante en el que la señal de
una señal de reloj, que no es más que reloj toma un determinado
un tren de pulsos periódicos. Las nivel lógico (0 ó 1).
variables internas no cambian hasta
que no llega un pulso del reloj.
Por flanco: cuando la acción
de las variables de entrada
Asíncronos: actúan de forma continua sobre el sistema se produce
en el tiempo. Un cambio de las cuando ocurre un flanco del
entradas provoca cambios en las reloj, que puede ser de
variables internas sin esperar a la
intervención de un reloj. Son sistemas subida (0 a 1) o de bajada (1
más difíciles de diseñar. a 0).
 Las células básicas de los circuitos secuenciales son los elementos biestables o Flip -
Flops los cuales pueden ser:
 Activados por nivel Latches

 Activados por flanco Flip-Flops
 Un Latch es un dispositivo secuencial que mira a sus entradas de forma continua y

cuya salida cambia en cualquier momento, siempre que la señal de reloj se encuentre
activa.
 Un Flip - Flop es un dispositivo secuencial que muestrea sus entradas y cambia sus
salidas solamente en tiempos determinados por flancos activos de la señal de reloj.
 Los elementos más utilizados a nivel de latches o F - F son:
 JK
 D
 T
 De igual formas existen otros dispositivos como el F - F SR que no es muy utilizado
dadas sus limitaciones.
LATCHES
DISPOSITIVOS DE ALMACENAMIENTO DE 1BIT DE INFORMACIÓN ASÍNCRONOS
CIRCUITOS SECUENCIALES - LATCHES
 El latch es un dispositivo de almacenamiento temporal de dos estados (biestable).

 Son dispositivos electrónicos que se activan de forma asíncrona.
 Los latches se usan para hacer directamente circuitos secuenciales o se pueden usar
para crear Flip-Flops.
 Son elementos construidos a partir de compuertas lógicas básicas.
 LATCH S-R CON COMPUERTAS NAND:
▪ Se forma por un arreglo de compuertas

realimentadas de forma transversal.
▪ Bajo condiciones normales, la salida 𝑄
siempre será el complemento de la salida 𝑄ത
y viceversa.
▪ Las entradas SET y RESET se usan para
establecer o reestablecer el valor de las
salidas 𝑄 y 𝑄ത del latch.
 LATCH S-R CON COMPUERTAS NAND:
Tabla de Verdad de Latch NAND:
 FORMA ALTERNATIVA DEL LATCH NAND S-R:
Tabla de Verdad de Latch OR con entradas en bajo:
 LATCH S-R CON COMPUERTAS NOR:
▪ Se forma por un arreglo de compuertas

realimentadas de forma transversal.
▪ Bajo condiciones normales, la salida 𝑄 siempre
será el complemento de la salida 𝑄ത y viceversa.
▪ Las entradas SET y RESET se usan para
establecer o reestablecer el valor de las salidas
𝑄 y 𝑄ത del latch.
▪ La ubicación de las salidas cambia respecto al
latch NAND.
Tabla de Verdad de Latch NOR
Representación en diagrama de bloques del

Latch NOR
 LATCH S-R CON ENTRADA DE HABILITACIÓN:
 Tarea: Consultar como se constituye el latch D y su tabla de verdad.
CIRCUITOS SECUENCIALES – PULSOS
DIGITALES
 En la mayoría de sistemas digitales secuenciales (síncronos), se requiere de señales
que pasen de un estado inactivo a uno activo, provocando la ocurrencia de un evento
al interior de un circuito. Luego, estas señales regresan a su estado inactivo mientras
que su efecto permanece en el sistema de manera temporal. Estas señales suelen ser
conocidas como pulsos de reloj.
 Cuando los pulsos pasan de un estado bajo (0 lógico ó 0 V) a un estado alto (1 lógico
ó 5V), se les conoce como pulsos positivos o de subida. En caso contrario, los pulsos
se conocen como pulsos negativos o de bajada.
DIGITALES
 En los circuitos digitales reales, a un pulso le toma determinado tiempo en pasar de
un estado a otro (o de un nivel a otro). A estos tiempos de transición se les conoce
como tiempo de subida (𝑡𝑟 ) y tiempo de bajada (𝑡𝑓 ) y corresponden al tiempo que
tarda la señal en pasar del 10 al 90% de su valor.
 La duración (ancho) del pulso (𝑡𝑤 ) es el tiempo entre los flancos de subida y bajada
(ó viceversa) cuando estos se encuentran al 50% de su valor máximo.
DIGITALES
DIGITALES
FLIPS FLOPS - FF
DISPOSITIVOS DE ALMACENAMIENTO DE 1BIT DE INFORMACIÓN SÍNCRONOS
CIRCUITOS SECUENCIALES – FLIP FLOPS
(FF)
 Los cambios de salida se producen en sincronía con la señal de reloj.
 Los FF son sensitivos a la transición del pulso de reloj más que a la duración.
 Los circuitos secuenciales básicos que funcionan también como unidades de memoria
elementales denominados multivibradores biestables.
 Son capaces de memorizar 1bit de información.
 realizar funciones específicas, dependiendo de la aplicación desarrollada y de sus
características.
(FF)
 FLIP FLOP SR DISPARADO POR FLANCO:
(FF)
 FLIP FLOP SR DISPARADO POR
FLANCO:
 Al principio se asume que el estado inicial
es cero, a menos que se indique lo
contrario.
 A partir del primer cambio en la señal de
reloj - CLK (flanco de subida o de bajada),
las salidas del FF se empiezan a sincronizar
con los valores de las entradas en cada
cambio de CLK.
(FF)
(FF)
(FF)
 CIRCUITO DETECTOR DE FLANCOS:
(FF)
 FLIP FLOP JK DISPARADO POR FLANCO:
 La gran diferencia entre los FF SR y JK, es que este último no genera un estado de
ambigüedad (estado no valido) cuando sus entradas son iguales a 1.
(FF)
 FLIP FLOP JK DISPARADO POR

FLANCO:
 Recuerde que en este FF ya no existirán
estados no permitidos.
(FF)
(FF)
(FF)
 FLIP FLOP D DISPARADO POR FLANCO:
 El FF D a diferencia de los FF SR y JK, tiene una sola entrada.
(FF)
 FLIP FLOP D DISPARADO POR

FLANCO:
 El FF D no tiene estados no permitidos.
 Es el elemento de memoria más simple.
Tarea: Consultar formas alternas de implementar un FF D.

CIRCUITOS SECUENCIALES – ENTRADAS
ASÍNCRONAS DE LOS FLIP FLOPS (FF)
 Para los FF estudiados sus entradas se conocen como entradas de control o entradas
síncronas, ya que su efecto sobre la salida de los dispositivos se da en forma síncrona
a la señal de reloj (CLK).
 La mayoría de los FF síncronos también poseen una o más entradas asíncronas que
operan en forma independiente a la entrada de reloj (CLK). Estas entradas pueden
usarse para poner las salidas de los FF en 1 (PRESET) o para ponerlas en 0 (RESET)
en cualquier instante de tiempo y sin importar las condiciones de las demás entradas.
 En pocas palabras, las entradas asíncronas de los FF son predominantes.
 FF JK CON ENTRADAS ASÍNCRONAS:
Tarea: Consultar funcionamiento y tabla de verdad del FF T.

 Resumen del ejemplo anterior…
CIRCUITOS SECUENCIALES –
APLICACIONES DE LOS FLIP FLOPS (FF)
 Los FF son dispositivos versátiles que pueden tener uso en una gran variedad de
aplicaciones, incluyendo contadores, temporizadores, almacenamiento de datos y
transferencia de datos de un lugar a otro. Todas las aplicaciones de los FF hacen parte
de los circuitos secuenciales en donde las salidas siguen una secuencia
predeterminada de estados.
 CONEXIONES PARA LA TRANSFERENCIA DE DATOS:
 CONEXIONES PARA LA
TRANSFERENCIA PARALELA DE
DATOS:
 Al aplicarse una señal de reloj
(Transferir), los datos procedentes del
Circuito Lógico Combinacional se
transfieren de manera simultanea a los
FF para que estos a su vez actualicen
sus salidas.
 CONEXIONES PARA LA TRANSFERENCIA EN SERIE DE DATOS:
 Al aplicarse una señal de reloj (Transferir), los datos procedentes del Circuito Lógico
Combinacional se transfieren de manera simultanea a los FF para que estos a su vez
actualicen sus salidas.
 CONEXIONES PARA LA TRANSFERENCIA ENTRE REGISTROS:
 CONEXIONES PARA LA TRANSFERENCIA ENTRE REGISTROS:
CIRCUITOS SECUENCIALES – CIRCUITOS
GENERADORES DE RELOJ (CLK)
 Existen diferentes formas de generar una señal de reloj para activar los circuitos con
FF, una de las más utilizadas (por su simplicidad y economía) es el Temporizador 555
(LM 555), el cual es compatible con tecnología TTL y puede tener varios modos de
operación. La forma de onda de la señal de salida es un pulso rectangular (señal
cuadrada) óptima para trabajar con este tipo de sistemas.
CIRCUITOS SECUENCIALES – CIRCUITOS
GENERADORES DE RELOJ (CLK)
Esquema interno del temporizador 555

Sistemas Secuenciales - 1

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Sistemas Secuenciales - 1

Cargado por

Copyright:

Formatos disponibles

SISTEMAS

 Secuencial: las salidas dependen de las entradas y de valores anteriores de

 Los circuitos secuenciales tienen realimentación y disponen de elementos para

 Activados por nivel Latches

 Un Latch es un dispositivo secuencial que mira a sus entradas de forma continua y

 El latch es un dispositivo de almacenamiento temporal de dos estados (biestable).

 LATCH S-R CON COMPUERTAS NAND:

▪ Se forma por un arreglo de compuertas

 LATCH S-R CON COMPUERTAS NAND:

Tabla de Verdad de Latch NAND:

 FORMA ALTERNATIVA DEL LATCH NAND S-R:

Tabla de Verdad de Latch OR con entradas en bajo:

 LATCH S-R CON COMPUERTAS NOR:

▪ Se forma por un arreglo de compuertas

 FORMA ALTERNATIVA DEL LATCH NAND S-R:

Tabla de Verdad de Latch NOR

 FORMA ALTERNATIVA DEL LATCH NAND S-R:

Representación en diagrama de bloques del

 LATCH S-R CON ENTRADA DE HABILITACIÓN:

 Tarea: Consultar como se constituye el latch D y su tabla de verdad.

 FLIP FLOP JK DISPARADO POR

 FLIP FLOP D DISPARADO POR

Tarea: Consultar formas alternas de implementar un FF D.

Tarea: Consultar funcionamiento y tabla de verdad del FF T.

También podría gustarte