FLIP – FLOP (Contadores y

Registros)
Andres Alejandro Pinilla González, Duvan Stivens Muñoz
Merchan
Facultad de Ingeniería, Tecnología en Electrónica,
Fundación Universitaria Juan De Castellanos
Tunja, Colombia
Pinillita1108@gmail.com,dsmm182@gmail.com
Correo electrónico Segundo Integrante

Contadores Asíncronos: El contador tipo rizado es un contador

I.
INTRODUCCIÓN
Todos los sistemas digitales secuenciales necesitan un reloj para el
control del tiempo de operación de las distintas partes del sistema,
un reloj electrónico es un dispositivo que genera una serie continua
de pulsos dando una forma de onda digital en la que los valores de
alto y bajo se repiten con una frecuencia específica, es decir, nos
referimos a un circuito oscilador o multivibrador.
II. OBJETIVOS
A. Objetivo General
Comprender el funcionamiento de la lógica combinacional de los
diferentes sistemas digitales.
B. Objetivos Específicos
• Comprender el funcionamiento de los flip-flop.
• Verificar el funcionamiento de los contadores síncronos y
asíncronos.
• Conocer el funcionamiento de los integrados 74161,
74190, 7474, 7476.
III. MARCO TEORICO
Multivibrador Astable: Un multivibrador astable es aquel que no
tiene estado estable, tiene una oscilación continúa debido a que la
conducción de una etapa corta a la otra (de 1 a 0 lógicos). La
frecuencia de operación del multivibrador astable depende de los
valores de los capacitores y las resistencias del circuito.
Multivibrador Monoestable: Un multivibrador monoestable es
aquel que tiene un estado estable (por lo general un “0” lógico) y
entrega un pulso (un “1” lógico) en la salida cuando se lo dispara.
El tiempo del pulso (t) es definido por el circuito RC. El disparo,
que generara el cambio de estado a la salida, se realiza por medio
de un flanco negativo, es decir un pulso que pasa de “1” a “0”, es
nuestro caso se generara dicho flanco con el pulsador sw1.
PWM: La modulación por ancho o de pulso (o en inglés pulse
width modulation PWM) es un tipo de señal de voltaje utilizada
para enviar información o para modificar la cantidad de energía
que se envía a una carga. Este tipo de señales es muy utilizado en
circuitos digitales que necesitan emular una señal analógica.
Este tipo de señales son de tipo cuadrada o sinusoidales en las
cuales se le cambia el ancho relativo respecto al período de la
misma, el resultado de este cambio es llamado ciclo de trabajo y
sus unidades están representadas en términos de porcentaje.
básico comúnmente implementado con circuitos integrados. De
todos los contadores éste es el más sencillo en lógica y, por lo
tanto, el de diseño más fácil, sin embargo, este contador está
limitado por su velocidad de operación. Puesto que los flip-flops en
el contador tipo rizado no están bajo el mando de un solo pulso de
reloj, este contador es asincrónico.
Contador Síncrono: El contador sincrónico elimina los retrasos
acumulativos de los flip-flops que se vieron en los contadores tipo
rizado. Todos los flip-flops en el contador sincrónico están bajo el
control del mismo pulso de reloj. La velocidad de repetición está
limitada sólo por el retraso de uno de los flip-flops, más el retraso
introducido por los bloques de control. El diseño de contadores
sincrónicos para cualquier base numérica diferente de alguna
potencia de 2 se dificulta más que los contadores tipo rizado, pero
el diseño se simplifica mediante el uso de la técnica de mapas de
Karnaugh.
Biestable o Flip-Flop: Son circuitos biestables síncronos, también
son conocidos como multivibradores biestables. En estos circuitos
el termino síncronos significa que el estado de la salida cambia en
un instante especifico de la señal de entrada denominada reloj
(CLK), por lo tanto, los cambios en la salida ocurren en
sincronización con el reloj. En los biestables su salida se
realimenta a una de sus entradas, de modo que su estado siguiente
depende del estado actual de sus entradas y el estado de las
salidas. Así, al analizar un biestable, se toma en cuenta sus
entradas y su salida actual, o el estado (generalmente etiquetado
Q(t)), para determinar su estado siguiente (etiquetado
generalmente Q(t+1)).
Registros: Un registro está formado por flip flop tipo D que
almacena un bit cada uno de estos flip flop, en total generalmente 4
bits si el registro tiene 4 flip flop; la carga de los datos se puede
hacer por las entradas nombradas D; seleccionando el valor lógico
a ingresar y luego aplicando un pulso de reloj; con flanco positivo
los valores de las entradas D son transferidos a las salidas
correspondientes nombradas principales o Q. Cuando las salidas
de un registro están conectadas a las entradas de otro registro, los
datos de la salida del primer registro son transferidos a la salida
del segundo registro al recibir el flanco correspondiente.
Generalmente un registro actúa con el flanco positivo y el otro con
el flanco negativo.
 t1 = 0.693 *(R1+R2) *C1
IV. PLANTEAMIENTO t2 = 0.693 * R1 *C1
DE LA PRÁCTICA
T = t2 + t1
a. Implementación y simulación de los multivibradores f = 1/T
astables, monoestables y PWM.
b. Implementación y simulación de los integrados 74161 y t1 es el tiempo en el cual la salida permanece en “1”
74190. lógico.
c. Simulación FFJK, FFJD.
d. Contadores síncronos y asíncrono.
e. Contadores modulo. t2 es el tiempo en el cual la salida permanece en “0”
f. Divisores de frecuencia. lógico.
g. Contador descendente y accedente
h. Implementación FPGA contador hasta 32 bits. T es el perdido de la señal de salida.
i. Implementación FPGA contador de 0 a 9999.

V. DESARROLLO DE LA PRACTICA DE f es la frecuencia de salida.

LABORATORIO.
• Multivibrador monoestable:
a. Implementación y simulación de los multivibradores
astables, monoestables y PWM.

• Multivibrador astable:

Fig.3: Simulación multivibrador monoestable.

Fig. 1: Simulación multivibrador astable.

Fig. 4: implementación multivibrador monoestable.

Desarrollo: En esta práctica se implementó un multivibrador

Fig. 2: implementación multivibrador astable.
Desarrollo: En esta práctica se implementó un multivibrador
astable o también conocido como una señal de reloj con el
integrado 555 de forma discreta este genera un franco de subida
y de bajada (1 lógico – 0 lógico) a una frecuencia, f=9.70 Hz.
Esta oscilación se genera gracias a la descarga que generan los
capacitores a un determinado tiempo.
monoestable de forma discreta con el integrado 555, este
multivibrador genera una salida de 1 lógico y genera un tiempo en
alto de 2 segundos por el capacitor cada vez que a su entrada se le
genera un 1 lógico.
El tiempo del retraso que se genera se hace por medio del
siguiente calculo:
Talto= 1.1*RA*C
 • PWM (modulación por ancho de pulso):

Fig. 8: implementación integrado 74161.

Desarrollo: en esta práctica se hizo la implementación del

integrado 74161 que es un contador de 4 bits mas un acarreo
generado por el RC0, por medio de este pin se puede conectar
otro contador 161 en cascada, este conteo se genera de forma
hexadecimal.

Este es un contador síncrono ya que este depende en una entrada

entada de reloj para que así los FILP-FLOP que internamente
contiene comiencen a generar con conteo por medio de los
Fig. 5: simulación PWM. flancos de subida que genera cada pulso del oscilador.

• Integrado 74190.

Fig. 9: simulación integrado 74190.

Fig. 6: implementación PWM.

Desarrollo: En esta práctica se implementó un PWM de forma

discreta con el integrado 555 con una frecuencia f=200Hz y un
periodo de 5.0ms con el fin de controlar la energía de un led y
hacer que aumente la intensidad o disminuir la intensidad por
medio de una entrada regulada que sería el potenciómetro.

b. Implementación y simulación de los integrados 74161 y

74190.
• Integrado 74161
Fig. 10: implementación 74190.

Desarrollo: en esta practica se implemento el integrado 74190,

este es un contador de 4 bits o 4 FLIP-FLOP mas un acarreo RC0
que por medio de este se pueden conectar mas contadores en
cascada, su conteo se puede visualizar de forma decimal en un
display 7 segmentos.

Su conteo lo generan los FLIP-FLOP que contiene internamiento

y a su entrada de reloj que es generado por el oscilador creado
con el 555 cada ves que genera un flanco de subida.

Simulaciones JF y D
Fig. 7: simulacion integrado 74161
 Fig. 11: Simulación tipo D.

En la Fig.11 se muestra la simulación de un Flip-Flop de

tipo D, para su comprobación nos basamos en el
Datasheet de integrado 7474 pasa poder saber su
funcionamiento.

Fig. 14: Tabla de función JK

Se muestra en la Fig.14 la tabla de función en la cual n os

basamos para comprobar el funcionamiento del Flip-Flop y
entender su funcionamiento.

Contador Síncronos
Fig. 12: Tabla de función

Según Fig12. la taba de función comparamos los

resultados de la simulación.

Simulación de Tipo JK

Fig. 15: Simulación de un contador paralelo

Se puede mostrar un contador síncrono que tiene un conteo de 0 a

15, se puede observar que es un contador que cuenta un reloj el
cual los sincronizan y no hay errores en el conteo binario, si se
quiere ampliar el conteo se tiene que seguir con la misma lógica.
Fig. 13: Simulación tipo JK
Contador Asíncrono
En la Fig.13 se muestra el diagrama de un Flip-Flop tipo
JK, se simulo basando nos en una tabla de función.

Fig. 16: Simulación de un contador rizo

Como se muestra en la Fig.16 se pude ver un contador asíncrono

con un conteo de 0 a 15, se puede ver que este contador no cuenta
con un reloj se sincronizar, se sincroniza por medio de la salía de
cada Flip-Flop en cadena, este contador se puede ampliar
siguiendo la lógica, pero tiene un problema con su conteo cuando
es muy grande el contador.
Contador de modulo 7
Fig. 17: Simulación de un contador modulo 7
Fig. 18: Simulación de un contador modulo 12
Fig. 19: Simulación de un contador modulo 10
Se puede ver en las Fig,17,18,19. Que son contadores que se
limitan por medio de una configuración compuertas and que van
conectadas al pin de reinicio, reiniciando cada vez que su entrada
sea alta.
Divisor de frecuencia
Fig. 20: Simulación división de frecuencia 100 veces
Se amplia cada vez la frecuencia mediante el reinicio del Flip-
Flop. Siguiendo la lógica del circuito se puede ampliar la división
de la frecuencia.
Contador Ascendente y descendente
Fig. 17: Simulación de un contador ascendente y descendente
En la Fig.17 se muestra que una configuración de compuertas se
puede se puede hacer un conteo inverso o normal, hace una
comparación de las salas para hacer el conteo inverso o normal,
siguiendo la lógica de las compuestas se puede ampliar el conteo.
Contador 32 bits
Fig. 21: Simulación contador de 32 bits
El la Fig.21 se puede ver que en la entrada se colocaron varios
divisores de frecuencia que nos permite hacer que la Fpga
trabaje a una menor velocidad para que se pueda apreciar en los
leds, se utilizaron unas referencias 74161 basándonos en los
Datasheet pudimos comprender su funcionamiento ya que es un
contador síncrono.
Contador 0000 a 9999
Fig. 22: Simulación Contador 0000 a 9999
En la Fig.22 una compuerta and en el reloj que nos permitió para
pausa al contador por medio de una entrada, después van los
divisores de frecuencia para poder bajar la velocidad de la FPGA
y poder ver el conteo en los siete segmentos, utilizamos un
contador de referencia 74190 que es un contador síncrono que
tiene una entra para ser descendente o ascendente que van
conectado a un decodificador 7447 que nos codifica la entrada
binaria a varias salidas para el siete segmentos, para poder
entender el funcionamientos de estos circuitos nos basamos en el
Datasheet de cada uno.
 VII. CONCLUSIONES

-Observar el comportamiento de los Flip-Flop como en

almacenamiento de datos y registro, comprobar su
comportamiento.
-Miramos como es el funcionamiento de los contadores, sus
distintos tipos como el asíncrono y síncrono, tanto
descendente y ascendente.
-El funcionamiento de los divisores de frecuencia en la
FPGA.
-Aplicamos diferentes circuitos integrados en Quartus,
miramos su funcionamiento, para poder hacer circuitos
más complejos.

VIII. REFERENCIAS BIBLIOGRAFICAS.

[1] W. Y. R. Moreno, «Campus vitual,» [En línea]. Available:
http://190.14.250.84/blackboard/pluginfile.php/144053/mod_resource/content/4/1.
Práctica FLIP – FLOP (Contadores y Registros).pdf. [Último acceso: 09 2019].

[2] Diferentes, «7447,7474,7476,74190,74161,» [En línea]. Available:

http://www.datasheetcatalog.com. [Último acceso: 09 2019].

[3] W. Y. R. Moreno, «Guia plataforma,» 09 2019. [En línea]. Available:

http://190.14.250.84/blackboard/course/view.php?id=2346&section=3.