UNIVERSIDAD PRIVADA ANTENOR ORREGO

FACULTAD DE INGENIERIA

Circuitos Electrónicos 1
El Transistor de Efecto de Campo
FET

Ing. OSCAR MORALES GONZAGA

El Transistor de Efecto de Campo TEC o FET
(Field Efect Transistor) es un dispositivo que
presenta la resistencia de un canal Drenador
Surtidor (Drain – Source), la que está controlada
por el voltaje de un tercer terminal llamado
compuerta (Gate).
Para entender su funcionamiento, consideremos un
canal de semiconductor, por ejemplo N (FET N-
Channel) con sus terminales D y S
RDS= ρ L / A

D S

RDS Canal N
.
 ID 1/RDS

VDS

Ahora consideremos la envoltura de una capa semiconductora

tipo P

RDS Canal N
D = DRAIN P S = SOURCE Surtidor
o Fuente
Drenador .

G = GATE = Compuerta
Viéndolo en un corte longitudinal, observaremos que se
forma una región de transición en la juntura P-N, lo que
reduce el área efectiva del cana N. Esto se traduce en un
cambio de la resistencia del canal RDS1
P

RDS Canal N Ae
D = DRAIN S = SOURCE Surtidor
. P o Fuente
Drenador

G = GATE = Compuerta

ID 1/RDS 1/RDS1
. .

VDS
Nuevamente; si polarizamos con un voltaje entre D y S, por
ejemplo 2v; la región de transición aumentará y la resistencia
del canal se elevará al reducirse el área efectiva Ae´; R DS2
D = DRAIN P
Drenador
RDS Canal N Ae´
S = SOURCE Surtidor
. P o Fuente
VDS = 2

G = GATE = Compuerta

ID 1/RDS 1/RDS1 1/RDS2

. . .

VDS
Si polarizamos con otro voltaje VDS mayor, por ejemplo 4v;
RDS aumentará y la gráfica tendrá una pendiente cada vez
mas pequeña; RDS3.. De forma sucesiva RDS4, ... etc.
D = DRAIN P
Drenador
RDS Canal N Ae´´
S = SOURCE Surtidor
. P o Fuente
VDS = 4

G = GATE = Compuerta

ID 1/RDS 1/RDS1 1/RDS2

. . .
1/RDS3

VDS
Puede lograrse el estrangulamiento del canal, donde la
corriente será constante, controlada por el campo eléctrico

D = DRAIN P
Drenador
RDS Canal N Ae´´
S = SOURCE Surtidor
. P o Fuente
VDG = 6

G = GATE = Compuerta

ID 1/RDS 1/RDS1 1/RDS2

. . .
1/RDS3

.
1/RDS4

VDS
VDS = VPO
 Cuando dibujamos esta curva, encontramos las
características de salida del FET: En este caso para VGS = 0

ID
IDSS VGS = 0

VDS
VDS = VPO
 Cuando aplicamos un voltaje adicional entre VGS, el
estrangulamiento sucede anticipado, formando la familia de
curvas:

ID
IDSS VGS = 0

VGS = - 2

VDS = VPO VDS

 Cuando aplicamos un voltaje adicional entre VGS, el
estrangulamiento sucede anticipado, formando la familia de
curvas:

ID
IDSS VGS = 0

VGS = - 2

VGS = - 4

VDS = VPO VDS

 Cuando aplicamos un voltaje adicional entre VGS, el
estrangulamiento sucede anticipado, formando la familia de
curvas:

ID
IDSS VGS = 0

VGS = - 2

VGS = - 4

VGS = - 6

VDS = VPO VDS

 Cuando aplicamos un voltaje adicional entre VGS, el
estrangulamiento sucede anticipado, formando la familia de
curvas:

ID
IDSS VGS = 0

VGS = - 2

VGS = - 4

VGS = - 6

VGS = -VPO

VDS = VPO VDS

 Se pueden distinguir cuatro zonas, la lineal o Zona OHMICA,
la de Contracción, la de SATURACIÓN y la Zona de Bloqueo:

ID
IDSS VGS = 0
ZONA DE
CONTRACCIÓN
ZONA VGS = - 2
OHMICA
O Lineal ZONA DE VGS = - 4
SATURACION
(Amplificación)

VGS = - 6

VGS = -VPO
Zona de BLOQUEO
VDS = VPO VDS
Las características de transferencia entre VGS y ID se pueden
aproximar a una función cuadrática:

ID ID
IDSS IDss

ID = IDSS( 1 – VGS/VPO)2
VGS
+Vpo
FET CANAL N FET canal P

VGS

- VPO
 Circuito Autopolarizado del FET canal N

+ +
VGS ID (RS)
- -

Como la juntura del Gate está polarizada en inverso, no hay corriente

ni tensión en RG. Por lo tanto, VG = 0 y …. VGS = - ID (RS)
 Circuito Autopolarizado del FET canal N

+VGS-
+
ID(RS)
-

Usando la ecuación circuital y la del dispositivo, se plantean 2

Ecuaciones con 2 incógnitas:
VGS = - ID (RS) y ID = IDSS( 1 – VGS/VPO)2
Estas ecuaciones se grafican con su intersección, que es la
solución para el punto de operación del FET: Punto “QF”

ID

IDSS

VGS = - ID (RS)
ID = (-1/RS).VGS
FET CANAL N
QF

ID = IDSS( 1 – VGS/VPO)2
VGS

- VPO
Equivalente del FET en AC:

Podemos considerar, de manera similar al BJT, que en AC se

puede representar al FET por un esquema parecido al
equivalente en parámetros híbridos, pequeña señal, baja
frecuencia, pero resaltando que la juntura G-S está en inversa,
por lo que tendrá resistencia infinita a la entrada
 ID

IDSS

QF QF

VDS
- VPO
 ID

IDSS

QF
QF

VDS
- VPO

Vo = - gmRo(Vin)
Vin = Vgs
Haciendo
las
tensiones
DC = 0

Vgs = Vin
gm =dI/dVgs

gm = Transconductancia = |2/VPO| (ID)(IDSS)

Del circuito anterior, se puede deducir que:
Vo = - gm Vgs (Ro)
Vo = - gm (Vin) Ro
Vo/Vin = AvFET = - gm Ro
En este caso, se dice que es la configuración del FET en Surtidor
Común: SC. La ganancia es invertida y no supera el valor de 10
normalmente.
La impedancia de entrada queda definida por el valor de RG
La señal de salida tiene menos distorsión que la del BJTor que 2
La señal de entrada puede ser mayor que 25 mV
En muchas aplicaciones de radiofrecuencia se usa la
dependencia cuadrática para generar armónicos de mayor orden
Características del BJT y FET
BJT FET
• Control por corriente • Control por tension
• Corrientes se elevan • Corrientes se extrangulan
• 2 junturas • 1 sola juntura y un canal
• Zin = 1k promedio • Zin muy alto !! Ejm. 1 MΩ
• Ganancia -120 aprox • Ganancia baja aprox -3
• Costo bajo • Costo muy bajo, alta integración,
• Se usa como interruptor facil construcción
• Excelente como interruptor
Solución:
Usando Hoja de
cálculo en excel
Solución:
Usando software
de simulación
Micro CAP 12
 Muchas gracias por
su atención ….
Quedo a su
disposición para
cualquier pregunta …