Está en la página 1de 10

Funcionamiento de los FET

La corriente de drenador (ID) funciona a medida que vare el voltaje


compuerta-fuente (VGS). Si este voltaje es 0, entonces la corriente que
fluye entre la fuente y el drenador es mxima; esto quiere decir, cuando
el voltaje de la compuerta y la fuente son iguales. Cuando el voltaje de
la compuerta empieza a disminuir en ese valor, empieza a circular
menos corriente entre S (fuente) y D (drenador).
Siempre se debe polarizar inversamente a GS y a GD.
La variacin de VGS har que la corriente aumente o disminuya desde un
punto de saturacin a uno de corte.
Existen los FET de empobrecimiento que a medida que V GS disminuye
provocan que ID disminuya. Y los de enriquecimiento, que I D aumente.
La unin compuerta-fuente se polariza siempre en inverso. O sea la
fuente con una mayor tensin que la compuerta.
La curva caracterstica del FET es la curva que relaciona I D con VGS.

La curva caracterstica de salida del FET muestra la relacin del voltaje


compuerta-fuente (VGS) con la corriente de drenador (ID).
En esta curva se ve que cuando VGS es cero, o sea que son iguales, se
produce la mxima transferencia de corriente (IDMAX). Y cuando G
empieza a disminuir la corriente de drenador (I D) disminuye hasta llegar
a cero (VGS(off) o tensin compuerta-fuente de corte).
Al parecer VGS(off) es un intervalo de valores que va desde un mnimo a
un mximo. Ya que la corriente ID depende de la polarizacin, es ilgico
que esta llegue a cero con un valor nico de V GS.

En la anterior curva, la ID se mantiene constante ante una gran gama de


valores de VDS (regin de saturacin). A la vez, la regin de saturacin
vara por VGS.
Se ve que el transistor a medida que V DS aumenta desde 0V, se
comporta como una resistencia esttica. Pero cuando V DS supera el
punto VPO (voltaje de estrechamiento), entonces la resistencia del FET
empieza a aumentar provocando que la corriente I D se mantenga
constante. Esta resistencia aumenta debido a que el canal se hace
estrecho cada vez ms.
Es de notar que el FET no conducir a IDSS aunque VGS=0V sin que VDS no
sea lo suficientemente alta para provocar la saturacin. Cuando se
mantiene constante, el FET se comporta como una fuente de corriente,
ya que se mantiene constante y el voltaje VDS vara dependiendo de la
carga, pero siempre superior a VPO.
IDSS es la mxima corriente que pasa por el transistor y significa I D Source
Short por el cortocircuito que se simula entre el drenador y la fuente.
Como se ve, cuando VDS va de 0 a un punto en que I D se estabiliza; y se
nota que en esta rea ID cambia muy rpidamente. A esta rea se le
llama regin lineal.
Existe la tensin de estrangulamiento (VPO) que es la tensin mnima en
la que ID empieza a estabilizarse. Y la zona de V DS entre 0 y VPO se
denomina regin hmica o lineal.

A medida que VGS se hace ms negativo, entonces VPO ir hacindose


ms pequeo y por ende, las zonas de saturacin mientras V GS sea
pequeo, sern ms amplias. A la vez, el V PO cuando VGS=0 establece a
VGS(off) siendo ste el inverso de VPO pero con la misma magnitud.
La regin hmica se usa como resistencia variable, esta resistencia
definida mediante VGS, aumentando la resistencia a medida que V GS se
hace ms negativo.
El valor IDSS de la hoja de datos es el valor de ID cuando VGS = 0. Aqu la
compuerta queda en cortocircuito con la fuente y el dispositivo conduce
la mxima corriente de la cual es capaz.
Existe otro parmetro que es cuando ID=0 y es VGS(off), que es el mnimo
voltaje al cual se lleva el dispositivo a corte. Y por regla general siempre
tiene el mismo valor que VPO pero de polaridad opuesta.
VGS no puede ser mayor al valor mximo o de ruptura (V GSR).
Existe la transconductancia (gm o yfs) que es la ganancia de los FET.
Est definida como la relacin del cambio de ID con el cambio de VGS.

gm=

ID
V GS

Esquemas de polarizacin
Polarizacin de compuerta
-

Existe una frmula (ecuacin de Shockley) para evaluar la corriente de


drenador ID que es vlida para cualquier JFET de canal N o P que opere en
la zona activa:

I D =I DSS 1

V gs
V gs( off )

Cuando VGS(off) es -0,3V en el ejemplo; provoca que la corriente ID sea


cero ya que VGG al ser -2V provoca una corriente inversa. No as cuando
VGS(off) es -3V que ah si surge una corriente apta.

Polarizacin por divisor de tensin


-

Es poco viable tambin, no se analiza ms all.

Polarizacin de dos fuentes


-

Este tipo garantiza ms estabilizacin del punto de trabajo pues


independiza al transistor de las variaciones de I DSS y VGS(off).
La contraparte es que usa dos fuentes lo cual es muchas veces
imposible dada la prctica.

Autopolarizacin

Muy usada por los diseadores de amplificadores con JFET ya que


produce mucha estabilidad sin agregar una fuente adicional.

Polarizacin por offset

Circuito equivalente para baja seal


-

Como amplificador, el JFET puede representarse mediante un circuito


equivalente para seal de la siguiente forma:

Se representa a la resistencia de compuerta y fuente como R GS y a ID


como una fuente de corriente constante proporcional a V GS, donde la
constante de proporcionalidad, es la transconductancia (gm) del JFET.
Es de notar que la gm del JFET vara segn VGS encontrndose en su
punto mximo cuando VGS=0V. Aqu pasa a denominarse gm0, gfs0 o
yfs0. Pero en general, esta transductancia puede evaluarse para
cualquier JFET con la siguiente frmula:

gm=gm 0 (1

V GS
)
V GS (off )

Configuraciones bsicas para amplificacin


-

Como los BJT, los JFET poseen tres configuraciones bsicas para
amplificacin: Compuerta comn (CG, common gate), Fuente comn (CS,
common source) y Drenador comn (CD, common drain).
La configuracin CD se denomina tambin seguidor fuente (source
follower) y se usa bastante. En cambio los amplificadores de compuerta
comn, son poco usados, salvo para trabajar con altas frecuencias, ya
que poseen baja impedancia de entrada.

Fuente comn
-

En la configuracin de fuente comn, se acopla la seal a la compuerta y


se obtiene la salida en el drenador.
Produce inversin de fase y posee una leve ganancia de voltaje; posee a
la vez una alta impedancia de entrada y genera una baja distorsin para
seales pequeas, pero alta para seales grandes (distorsin de ley
cuadrtica).
La ganancia de voltaje (Av) sin carga de esta configuracin est dada
por la siguiente frmula:

Av =(gm ) R D

El signo de la frmula anterior, simplemente indica la inversin de fase.


Y a la vez, es necesario recordar que la gm, vara dependiendo del valor
de VGS y por ende, de ID.
As se ve la estructura bsica pero completa de esta configuracin:

Compuerta comn
-

En un amplificador de compuerta comn, la seal se aplica a la fuente, y


la seal de salida se obtiene en el drenador. La compuerta se conecta
dinmicamente a tierra.
No produce inversin de fase, pero posee una impedancia de entrada
muy baja, aunque mayor que la de un amplificador en base comn. Y
por esto mismo, no se utilizan mucho.

Drenador comn
-

La seal se aplica a la compuerta y la seal de salida se obtiene en la


fuente. El drenador est conectado dinmicamente a tierra.
No produce inversin de fase ni ganancia de voltaje. El voltaje de
entrada es prcticamente el mismo de salida, por eso se le denomina
seguidor fuente.
Proporciona una altsima impedancia de entrada y una baja impedancia
de salida.
Se usa como adaptador de impedancias y como etapa de entrada de
instrumentos como osciloscopios u otros. Aqu un esquema de un
amplificador bsico en esta configuracin:

La ganancia (sin carga) de esta configuracin est dada por:

Av =

RS
RS+

Dado todo lo anterior entonces la impedancia de salida vista por la


carga, es:

Zo=RS ||
-

1
gm

1
gm

De lo anterior, la impedancia de salida es ms o menos baja, pero no tan


baja como un seguidor de emisor.

Anlisis de amplificadores JFET en baja seal


-

Se analizan con los mismos mtodos que a los BJT. En este caso se
analizan dos circuitos, uno con un BJT (en emisor comn) y el otro con un
JFET (en fuente comn).
Los anlisis siguientes se harn considerando comparativamente a ID y
a IC con una intensidad de 1mA. Ya que aqu se compara un circuito con
un BJT y un JFET polarizados con los mismos valores.
Es curioso que en el BJT, vi sea proporcional a vbe y a re. Y lo mismo vo
con RC. As la ganancia del BJT, depende de estos valores. No as en el
JFET que la ganancia depende de la transconductancia (gm) y en este,

vi

tambin es proporcional a vgs. Y por medio de clculos simples


matemticos, se obtiene la ecuacin de ganancia.
La impedancia de salida en ambos circuitos es prcticamente igual a RC
o RD.

Circuitos prcticos con JFETs

Todos los siguientes circuitos estn basados en drenador comn o fuente


comn, salvo que presentan variaciones al presentar tcnicas para
aumentar la impedancia de entrada, estabilizar el punto de trabajo, etc.

Circuito CS autopolarizado con RS variable

En este circuito R4, R1 y R2 forman a RS. Aqu los valores fijados son para
que ocurra una ID de 1 mA y al menos una Zi de 10 M para bajas
frecuencias (aunque Zi disminuye drsticamente si aumenta la
frecuencia).
La Zi es tan alta porque segn el documento, R2 produce una
retroalimentacin negativa (bootstraping). Esto es porque R3 al
determinar la Zi es vista por la seal unas 5 veces ms grande, por eso
alcanza unos 10M.

Circuito CS con polarizacin de offset

Se ve claramente como Q1 est polarizado mediante un offset.


Dada esta configuracin, no se necesita una resistencia de ajuste para
fijar ID.
El condensador C2 genera un efecto de bootstraping multiplicando el
valor de R3 en unas 20 veces; as la Zi es de un valor de aprox. 40 M.

Circuito CS con autopolarizacin

Este circuito proporciona una ganancia de aprox. 21dB con un factor de


amplificacin de 12.
Funciona en frecuencias entre 15Hz y 250kHz.
Funciona ajustando R4 para trabajar con bajas seales con ID a 1mA o
con seales altas buscando un valor apropiado para obtener la mnima
distorsin posible.

Circuitos CS altamente estabilizado, uno en offset y otro con fuente


de corriente

El primer circuito est polarizado en offset y el segundo con una fuente


de corriente mediante un transistor BJT.
El circuito A, ofrece una ganancia de 21dB con una Zi de 2,2M y un
ancho de banda de 15Hz a 250kHz.
El circuito B ofrece las mismas caractersticas, slo que ID se obtiene
mediante una fuente de corriente constante con Q2.

También podría gustarte