PRÁCTICA No: 4

TEMA: Caracterización del transistor bipolar de juntura

GRUPO: 3
ESTUDIANTE: Byron Patricio Salazar Angulo

1. Desarrollo del cuestionario

1.1. Consultar las condiciones para el disparo de BJTs en aplicaciones de electróni-
ca de potencia, incluir el dimensionamiento de la resistencia en la base y el
disparo mediante el uso de un opto-transistor.
El transistor de unión bipolar de juntura se lo forma al unir una capa tipo p o n a un diodo de
unión pn, es decir, con dos capas n y una p, se tiene un transistor tipo NPN y con dos capas p y una
n, se tiene un transistor de tipo PNP. Las regiones de trabajo del transistor son las siguientes:

Región de corte: En este caso se tiene una corriente de base insuficiente como para activar el tran-
sistor.

Región de saturación: Se tiene una corriente de base alta haciendo que el voltaje colector-emisor
sea bajo y el transistor actúe como interruptor.

Región activa: La corriente del colector se amplifica por una ganancia y el voltaje colector emisor
disminuye su valor con la corriente de la base, es decir el transistor actúa como un amplificador.

Condiciones para el disparo de un transistor de unión bipolar

1. Corriente de base: Debe ser suficientemente alta como para poder disparar el transistor de tal
forma que se cumpla lo siguiente:

IC < βhE × IB (1)

2. Corriente de colector: Se debe cumplir:

Vcc − VCE (sat)

IC = (2)
RC
3. Corriente de base mı́nima:

IC
IB (min) = (3)
βCD
4. Máxima resistencia en la base:

Vent − VBE
RB (max) = (4)
IB (min)

1
1.2. Consultar el principio de funcionamiento de un circuito de anti-saturación
para manejar el transistor bipolar.
El circuito de antisaturación de un transistor bipolar permite mantener saturado al transistor en
el lı́mite que se facilite su abertura y reduce el tiempo durante el apagado.

Figura 1: Circuito antisaturación de un TBJ.

Se colocan varios diodos en serie en la base del TBJ para obtener un VCE que se desea en el
transistor y ası́ mantenerlo saturado. Para el circuito anterior se tiene:

VCE = VBE + VD2 + VD3 − VD1 (5)

Se debe dimensionar un VCE que garantice que el TBJ este saturado.

1.3. Diseñar y simular el circuito de la Figura 2 si la fuente de poder es de

aproximadamente 50 Vdc (obtenida de un rectificador tipo puente con filtro
capacitivo) y una carga aproximadamente igual a R = 100 Ω, L = 35 mH. El
generador de onda PWM se obtiene utilizando el circuito 555 funcionando
como AESTABLE a una frecuencia de 10 KHz y una relación de trabajo
variable entre 10 % y 90 %. (El diseño debe contener como selecciona el tran-
sistor bipolar y la numeración existe en el mercado electrónico). Presente
formas de onda para una relación de trabajo del 50 %.
NOTA 1: Tome en cuenta que la forma de onda en el emisor del fototransistor debe ser una onda
totalmente cuadrada por lo que el primer paso debe ser comprobar esta forma de onda.

NOTA 2: La fuente de control para manejar el opto-diodo debe ser obtenida del circuito diseñado
con el circuito integrado 555. NO UTILIZAR EL GENERADOR DE PULSOS DE PSPICE.

Figura 2: Circuito de conmutación de potencia.

2
 Se procede a dimensionan los componentes del timer 555 configurado como astable:

Se tiene que el periodo esta dado por:

talto + tbajo = T = 0,693 × (RA + 2RB ) × C (6)

talto = 0,693 × (RA + P ) × C (7)

tbajo = 0,693 × P × C (8)

Asumiendo un capacitor de C = 10 [nF], se tiene:

1,1544 × 10−4
RA = = 11,5 [kΩ] (9)
10 nF
Se elige RA = 10 [kΩ].

Ahora determinando el valor del potenciómetro, se tiene:

0,9
P = (10)
10nF × 0,693 × 10kHz
Se elige P = 10 [kΩ].

Cálculo de la resistencia de control designada por R1 , donde V = 5 [V ] y de los datos de la hoja

del fabricante del 4N 25, se tiene:

V − VLED 5 − 1,5
R1 = = = 44 [Ω] (11)
ILED 80mA
Se elige R1 = 330 [Ω]

Para calcular R2 es necesario comprobar los valores máximos de corriente y voltaje del optotran-
sistor del 4N 25:

Figura 3: Datos del 4N 25

12 − 3
R2 = = 900 [Ω] (12)
10mA

3
Se elige R2 = 1,2 [kΩ]

Se usará el transistor TIP122 el cual tiene las siguientes caracterı́sticas:

Figura 4: Datos del TIP122

Figura 5: Caracterı́sticas eléctricas del TIP122

Para trabajar en la región de saturación y que se origine el disparo, se usará una resistencia de:

RB = 160 [Ω] (13)

El circuito implementado en PSpice es el siguiente:

4
 Figura 6: Circuito implementado en PSpice.

Las formas de onda obtenidas son:

Figura 7: PWM obtenida a la salida del timer 555.

5
 Figura 8: PWM obtenida en el emisor del 4N25.

Figura 9: Forma de onda obtenida en la carga.

Referencias
[1] D. Hart, Power Electronics, Mc Graw Hill, 2011

[2] Muhammad H. Rashid, Electrónica de Potencia, 4ta edición, Pearson, 2015.

[3] N. Mohan, Power Electronics, 3ra edición 2001, Gate and Base Drive Circuits chapter.

[4] Analog Design and Simulation using Orcad Capture and PSpice. Manual de Usuario. 2012.

ANEXOS

6
 1N4001 - 1N4007
1.0A RECTIFIER

Features
• Diffused Junction
• High Current Capability and Low Forward Voltage Drop
• Surge Overload Rating to 30A Peak
• Low Reverse Leakage Current
• Lead Free Finish, RoHS Compliant (Note 3)

Mechanical Data
• Case: DO-41
• Case Material: Molded Plastic. UL Flammability Classification
DO-41 Plastic
Rating 94V-0 Dim
Min Max
• Moisture Sensitivity: Level 1 per J-STD-020D
A 25.40 ⎯
• Terminals: Finish - Bright Tin. Plated Leads Solderable per
B 4.06 5.21
MIL-STD-202, Method 208
C 0.71 0.864
• Polarity: Cathode Band
D 2.00 2.72
• Mounting Position: Any
All Dimensions in mm
• Ordering Information: See Page 2
• Marking: Type Number
• Weight: 0.30 grams (approximate)

Maximum Ratings and Electrical Characteristics @TA = 25°C unless otherwise specified
Single phase, half wave, 60Hz, resistive or inductive load.
For capacitive load, derate current by 20%.
Characteristic Symbol 1N4001 1N4002 1N4003 1N4004 1N4005 1N4006 1N4007 Unit
Peak Repetitive Reverse Voltage VRRM
Working Peak Reverse Voltage VRWM 50 100 200 400 600 800 1000 V
DC Blocking Voltage VR
RMS Reverse Voltage VR(RMS) 35 70 140 280 420 560 700 V
Average Rectified Output Current (Note 1) @ TA = 75°C IO 1.0 A
Non-Repetitive Peak Forward Surge Current 8.3ms
IFSM 30 A
single half sine-wave superimposed on rated load
Forward Voltage @ IF = 1.0A VFM 1.0 V
Peak Reverse Current @TA = 25°C 5.0
IRM μA
at Rated DC Blocking Voltage @ TA = 100°C 50
Typical Junction Capacitance (Note 2) Cj 15 8 pF
Typical Thermal Resistance Junction to Ambient RθJA 100 K/W
Maximum DC Blocking Voltage Temperature TA +150 °C
Operating and Storage Temperature Range TJ, TSTG -65 to +150 °C
Notes: 1. Leads maintained at ambient temperature at a distance of 9.5mm from the case.
2. Measured at 1.0 MHz and applied reverse voltage of 4.0V DC.
3. EU Directive 2002/95/EC (RoHS). All applicable RoHS exemptions applied, see EU Directive 2002/95/EC Annex Notes.

DS28002 Rev. 8 - 2 1 of 3 1N4001-1N4007

© Diodes Incorporated
www.diodes.com
 LM555
www.ti.com SNAS548D – FEBRUARY 2000 – REVISED JANUARY 2015

6.5 Electrical Characteristics

(TA = 25°C, VCC = 5 V to 15 V, unless otherwise specified) (1) (2)
PARAMETER TEST CONDITIONS MIN TYP MAX UNIT
Supply Voltage 4.5 16 V
Supply Current VCC = 5 V, RL = ∞ 3 6
VCC = 15 V, RL = ∞ 10 15 mA
(Low State) (3)
Timing Error, Monostable
Initial Accuracy 1%
Drift with Temperature RA = 1 k to 100 kΩ, 50 ppm/°C
(4)
C = 0.1 μF,
Accuracy over Temperature 1.5 %
Drift with Supply 0.1 % V
Timing Error, Astable
Initial Accuracy 2.25
Drift with Temperature RA, RB =1 k to 100 kΩ, 150 ppm/°C
(4)
C = 0.1 μF,
Accuracy over Temperature 3.0%
Drift with Supply 0.30 % /V
Threshold Voltage 0.667 x VCC
Trigger Voltage VCC = 15 V 5 V
VCC = 5 V 1.67 V
Trigger Current 0.5 0.9 μA
Reset Voltage 0.4 0.5 1 V
Reset Current 0.1 0.4 mA
(5)
Threshold Current 0.1 0.25 μA
Control Voltage Level VCC = 15 V 9 10 11
V
VCC = 5 V 2.6 3.33 4
Pin 7 Leakage Output High 1 100 nA
(6)
Pin 7 Sat
Output Low VCC = 15 V, I7 = 15 mA 180 mV
Output Low VCC = 4.5 V, I7 = 4.5 mA 80 200 mV
Output Voltage Drop (Low) VCC = 15 V
ISINK = 10 mA 0.1 0.25 V
ISINK = 50 mA 0.4 0.75 V
ISINK = 100 mA 2 2.5 V
ISINK = 200 mA 2.5 V
VCC = 5 V
ISINK = 8 mA V
ISINK = 5 mA 0.25 0.35 V

(1) All voltages are measured with respect to the ground pin, unless otherwise specified.
(2) Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Recommended Operating Conditions indicate
conditions for which the device is functional, but do not ensure specific performance limits. Electrical Characteristics state DC and AC
electrical specifications under particular test conditions which ensures specific performance limits. This assumes that the device is within
the Recommended Operating Conditions. Specifications are not ensured for parameters where no limit is given, however, the typical
value is a good indication of device performance.
(3) Supply current when output high typically 1 mA less at VCC = 5 V.
(4) Tested at VCC = 5 V and VCC = 15 V.
(5) This will determine the maximum value of RA + RB for 15 V operation. The maximum total (RA + RB) is 20 MΩ.
(6) No protection against excessive pin 7 current is necessary providing the package dissipation rating will not be exceeded.

Copyright © 2000–2015, Texas Instruments Incorporated Submit Documentation Feedback 5

Product Folder Links: LM555
 TIP120 / TIP121 / TIP122 — NPN Epitaxial Darlington Transistor
November 2014

TIP120 / TIP121 / TIP122

NPN Epitaxial Darlington Transistor
Equivalent Circuit
C

Features
• Medium Power Linear Switching Applications
B
• Complementary to TIP125 / TIP126 / TIP127

TO-220 R1 R2
1
R1 ≅ 8kΩ E
1.Base 2.Collector 3.Emitter R2 ≅ 0.12kΩ

Ordering Information
Part Number Top Mark Package Packing Method
TIP120 TIP120 TO-220 3L (Single Gauge) Bulk
TIP120TU TIP120 TO-220 3L (Single Gauge) Rail
TIP121 TIP121 TO-220 3L (Single Gauge) Bulk
TIP121TU TIP121 TO-220 3L (Single Gauge) Rail
TIP122 TIP122 TO-220 3L (Single Gauge) Bulk
TIP122TU TIP122 TO-220 3L (Single Gauge) Rail

Absolute Maximum Ratings

Stresses exceeding the absolute maximum ratings may damage the device. The device may not function or be opera-
ble above the recommended operating conditions and stressing the parts to these levels is not recommended. In addi-
tion, extended exposure to stresses above the recommended operating conditions may affect device reliability. The
absolute maximum ratings are stress ratings only. Values are at TC = 25°C unless otherwise noted.
Symbol Parameter Value Unit
TIP120 60
VCBO Collector-Base Voltage TIP121 80 V
TIP122 100
TIP120 60
VCEO Collector-Emitter Voltage TIP121 80 V
TIP122 100
VEBO Emitter-Base Voltage 5 V
IC Collector Current (DC) 5 A
ICP Collector Current (Pulse) 8 A
IB Base Current (DC) 120 mA
TJ Junction Temperature 150 °C
TSTG Storage Temperature Range -65 to 150 °C

© 2001 Fairchild Semiconductor Corporation www.fairchildsemi.com

TIP120 / TIP121 / TIP122 Rev. 1.1.0
 TIP120 / TIP121 / TIP122 — NPN Epitaxial Darlington Transistor
Thermal Characteristics
Values are at TC = 25°C unless otherwise noted.

Symbol Parameter Value Unit

Collector Dissipation (TA = 25°C) 2
PC W
Collector Dissipation (TC = 25°C) 65

Electrical Characteristics
Values are at TC = 25°C unless otherwise noted.

Symbol Parameter Conditions Min. Max. Unit

TIP120 60
Collector-Emitter Sustaining
VCEO(sus) TIP121 IC = 100 mA, IB = 0 80 V
Voltage
TIP122 100
TIP120 VCE = 30 V, IB = 0 0.5
ICEO Collector Cut-Off Current TIP121 VCE = 40 V, IB = 0 0.5 mA
TIP122 VCE = 50 V, IB = 0 0.5
TIP120 VCB = 60 V, IE = 0 0.2
ICBO Collector Cut-Off Current TIP121 VCB = 80 V, IE = 0 0.2 mA
TIP122 VCB = 100 V, IE = 0 0.2
IEBO Emitter Cut-Off Current VEB = 5 V, IC = 0 2 mA
VCE = 3 V, IC = 0.5 A 1000
hFE DC Current Gain(1)
VCE = 3 V, IC = 3 A 1000
IC = 3 A, IB = 12 mA 2.0
VCE(sat) Collector-Emitter Saturation Voltage(1) V
IC = 5 A, IB = 20 mA 4.0
VBE(on) Base-Emitter On Voltage(1) VCE = 3 V, IC = 3 A 2.5 V
VCB = 10 V, IE = 0,
Cob Output Capacitance 200 pF
f = 0.1 MHz

Note:
1. Pulse test: pw ≤ 300 μs, duty cycle ≤ 2%.

© 2001 Fairchild Semiconductor Corporation www.fairchildsemi.com

TIP120 / TIP121 / TIP122 Rev. 1.1.0 2