República Bolivariana de Venezuela

Ministerio del Poder Popular para la Educación

Universidad Nacional Experimental Politécnica “Antonio José de Sucre”
Vicerrectorado “Luís Caballero Mejías”
Caracas-La Yaguara
Laboratorio de Sistemas Electrónicos II

Práctica 2:
Lógica Digital DTL

Profesor: Alumnos:
Alexis Cabello Mauricio González 2017100044
Adriana Carranza 2017203064

18 de Febrero del 2022

Introducción

La lógica DTL como sus siglas lo dicen utiliza diodos y transistores. Se refiere a una
clase específica de circuito que se utiliza en la electrónica digital moderna para
procesar señales eléctricas. La construcción de estos circuitos emplea transistores
de unión bipolar, diodos semiconductores y resistencias.

En esta práctica se estudia dos circuitos los cuales se comportan como una
compuerta NAND; esto dependiendo de los estados de los transistores, la
capacidad de carga (Fanout) y el BF (Beta mínimo). Se debe cumplir que cuando
cualquiera de las entradas tenga un nivel bajo, en la salida se obtenga un 1 lógico
(Vcc) y al tener todas las entradas en alto se obtenga un 0 lógico (0.2V).

Las gráficas de los voltajes característicos tales como Vp, VA, Vo y en el caso del
circuito de salida tótem pole el voltaje en el colector de T4 ayuda a comprender el
funcionamiento y comportamiento de estos circuitos lógicos.

Todo esto para llegar a lograr el siguiente objetivo:

-. Estudiar circuitos básicos de la lógica DTL y hacer la medición de sus parámetros

característicos.
Marco Teórico
Lógica Digital DTL: La Diode-transitor logic, o lógica diodo-transistor, es una
categoría de circuitos digitales inmediatamente anterior a la TTL. Recibe ese
nombre porque la función de la puerta lógica la realiza una red de diodos mientras
que la función de amplificación es realizada por un transistor.
VOH: Voltaje de salida mínimo para un valor alto
VOL: Voltaje de salida máximo para un valor bajo
Ton: tiempo de encendido, la suma de tr y td

Toff: tiempo de apagado, la suma de tf y ts

tr: tiempo de subida, es el tiempo en el que ya paso por el td y va encendiendo el
aparato
td: tiempo de retraso o de delay, este se ve cuando enciende el circuito, pero lo que
tarda en “responder”
tf: tiempo en que cae después de darle al apagar el circuito, antes viene el ts
ts: tiempo de almacenamiento, este es desde cuando justo se le da al botón de
apagar y después de este viene el tf
NAND: La puerta NAND, compuerta NAND o NOT AND es una puerta lógica que
produce una salida falsa solamente si todas sus entradas son verdaderas; por tanto,
su salida es complemento a la de la puerta AND
Fanout: es el número de entradas de compuerta accionadas por la salida de otra
compuerta lógica única.
Salida Tótem Pole: configuración de salida usada en los circuitos DTL y TTL en los
que tenemos dos transistores en serie y la señal se retira en su unión
Tabla de la verdad: Una tabla de verdad, o tabla de valores de verdades, es una
tabla que muestra el valor de verdad de una proposición compuesta, para cada
combinación de verdad que se pueda asignar.
Tabla de la verdad de la compuerta NAND: La puerta lógica NO-Y, más conocida
por su nombre en inglés NAND, realiza la operación de producto lógico negado de
lo que sería una AND
VIL: Voltaje de entrada máximo para reconocer un nivel bajo
VIH: Voltaje de entrada mínimo para reconocer un nivel bajo
Prelaboratorio:
1.- Circuito básico de una compuerta NAND de lógica DTL.

1.1- Estudio y funcionamiento del circuito.

En este circuito se tiene dos entradas y una salida, las cuales nos permite obtener
una salida dependiente de las entradas.
Esto gracias a los transistores y los diodos del circuito. Cuando la entrada VA está
en un nivel bajo la corriente suministrada por Vcc se va hacia las entradas, por lo
que los diodos DA y DB comienzan a conducir y el D2 no conduce y hace que el
transistor T2 este en corte, logrando así un voltaje de salida Vo igual a Vcc y obtenga
el 1 lógico.
De lo contrario, cuando VA está en alto (5V) los diodos DA y DB no conducen y toda
la corriente de dirige hacia el diodo D2 y empieza a conducir haciendo que el
transistor se sature y logre un voltaje de salida igual al voltaje colector-emisor de T2
(0.2V) por lo que se obtiene un 0 lógico.
Al ver la gráfica del voltaje de salida se ven los voltajes Voh que es mi valor mínimo
para nivel alto y vol que es el min para el voltaje en bajo
Antes de obtener el 1 lógico está el tiempo de encendido (ton) que se obtiene de la
suma del tiempo de retardo (td) y el tiempo de subida (tr); al cambiar al 0 lógico se
tiene el tiempo de apagado (toff) el cual es la suma del tiempo de almacenamiento
(ts) y el tiempo de caída (tf).

1.2- Selección de T1 y T2 para un funcionamiento normal de compuerta NAND.

Datos
 T1=T2=2n2222
 VA= Onda cuadrada de 5V pico de 1Khz
 VB=5V
 VBE=0.7V
 VBEsat=0.8V
 VCEsat=0.2V
 VD= 0.7V
Estudiamos con Q1= Act Q2= Sat
Primero calculamos I2, I e IRc
𝑉𝐵𝐸2
I2=
𝑅𝑏
0.8V
I2=
5𝐾Ω
I2= 0.16mA
 𝑉𝑐𝑐−(𝑉𝐶𝐸2+𝑉𝐷)
I=
𝑅
5V−(0.2V+0.7V)
I=
3.75𝐾Ω

I= 1.093mA
𝑉𝑐𝑐 − 𝑉𝐵𝐸
IRc=
𝑅𝑐
5𝑉 − 0.2𝑉
IRc=
2𝐾Ω
IRc= 2.4mA

Ahora se procede al resto del circuito

Vp= VBE1 + VD + VBE2
Vp= 0.7V + 0.7V + 0.8V
Vp= 2.2V

Buscamos IB1

Vcc – Vp = I1 * 1.6kΩ + IB1 * 2.15KΩ

Vcc – Vp= (Bf + 1) IB1 * 1.6kΩ + IB1* 2.15kΩ
Vcc – Vp= ((Bf + 1) *1.6kΩ + 2.15kΩ) IB1
Vcc – Vp
IB1=
(Bf + 1) ∗1.6kΩ + 2.15kΩ

5V – 2.2V
IB1=
(100+1)∗1.6𝐾Ω+2.15𝐾Ω

IB1= 0.0171mA
Buscamos Ic1

Ic1= Bf *IB1
Ic1= 100*0.0171mA
Ic1=1.71mA

Entonces
ID = IB1 + Ic1
ID = 1.71mA + 0.0171mA
ID = 1.7271mA

IB2= ID – I2
IB2= 1.7271mA – 0.16mA
IB2= 1.5671mA

Ic2= Bf * IB2
Ic2= 100* 1.5671mA
Ic2= 156.71mA

Ahora se busca N
Ic2= N*I + IRc
Despejamos N

𝐼𝑐2−𝐼𝑅𝑐
N=
𝐼

156.71𝑚𝐴−2.4𝑚𝐴
N=
1.093𝑚𝐴

N= 141.18

Por lo tanto 141 es la cantidad de cargas máximas para que el circuito trabaje como
una compuerta NAND.

1.3- Grafica de los voltajes Vp, Vo para cuando VA es una onda cuadrada de 5V
pico de 1KHz y VB= 5V.

Gráfica de Vp
Gráfica de Vo

1.4- Determinación del beta de T1, T2 (βF) para una capacidad de carga de N=20
(Fanout)
Datos
 VA= Onda cuadrada de 5V pico de 1Khz
 VB=5V
 VBE=0.7V
 VBEsat=0.8V
 VCEsat=0.2V
 VD= 0.7V

Cuando VA está en un nivel alto, los diodos DA y DB no conducen. Por lo tanto T1

está en activa, D2 conduce y T2 se satura.

Vp= VBE1 + VD + VBE2

Vp= 0.7V + 0.7V + 0.8V
Vp= 2.2V

Se calcula la corriente que pasa por Rc sin cargas.

𝑉𝑐𝑐 − 𝑉𝐵𝐸
IRc=
𝑅𝑐
5𝑉 − 0.2𝑉
IRc=
2𝐾Ω
IRc= 2.4mA
Calculamos I2
𝑉𝐵𝐸2
I2=
𝑅𝑏
 0.8V
I2=
5𝐾Ω
I2= 0.16mA
Se calcula la corriente que entra por Vo
𝑉𝑐𝑐−(𝑉𝐶𝐸2+𝑉𝐷)
I=
𝑅
5V−(0.2V+0.7V)
I=
3.75𝐾Ω

I= 1.093mA
Ahora que se tiene I, se procede a calcular Ic2
Ic2= N*I + IRc
Ic2= 20*1.093mA + 2.4mA
Ic2= 24.26mA
Para hallar el Bf mínimo se dice que:
Ic2= Bf * IB2 Se despeja

𝐼𝑐2
IB2= A esta ecuación la llamaremos 1.
Bf

Sabemos que

IB2= I1-I2

Sustituimos en 1
𝐼𝑐2
= I1 – I2 Esta ecuación será 2
Bf

Se tiene que
I1= (Bf + 1) IB1

Se Sustituye en 2 y tenemos:
𝐼𝑐2
= (Bf + 1) IB1 – I2 Esta ecuación será 3
Bf

Decimos que R= 1.6kΩ + 2.15kΩ

R= 3.75kΩ
Se sabe que

Vcc – Vp = I1 * 1.6kΩ + IB1 * 2.15KΩ

Vcc – Vp= (Bf + 1) IB1 * 1.6kΩ + IB1* 2.15kΩ
Vcc – Vp= ((Bf + 1) *1.6kΩ + 2.15kΩ) IB1
Vcc – Vp= (Bf * 1.6kΩ + 1.6kΩ + 2.15kΩ) IB1
Vcc – Vp
IB1=
Bf ∗ 1.6kΩ + R

Se sustituye en 3

𝐼𝑐2 Vcc – Vp
= (Bf + 1) – I2
Bf Bf ∗ 1.6kΩ + R

Vcc – Vp
Ic2= Bf (Bf + 1) – BfI2
Bf ∗ 1.6kΩ + R
Vcc – Vp
Ic2= (Bf2 + Bf) – BfI2
Bf ∗ 1.6kΩ + R
Vcc – Vp
Ic2 + BfI2 = (Bf2 + Bf)
Bf ∗ 1.6kΩ + R

Vcc – Vp
Ic2 + BfI2 = (Bf2 + Bf)
Bf ∗ 1.6kΩ + R
(Ic2 + Bf*I2) (Bf* 1.6kΩ +R)= (Bf2 + Bf) (Vcc – Vp)
Ic2* Bf* 1.6kΩ + Bf2 *I2 * 1.6kΩ+ Ic2R + Bf*I2*R = Bf2 (Vcc – Vp) + Bf (Vcc – Vp)
Bf2 (I2*1.6kΩ - Vcc + Vp) + Bf (Ic2*1.6kΩ + I2*R – Vcc + Vp) + Ic2* R = 0

Sustituimos valores

Bf2(0.16mA(1.6kΩ)–5V+2.2V)+Bf(24.26mA(1.6kΩ)+0.16mA)(3.75kΩ)–
…5V+2.2V)+24.26mA * 3.75k = 0

Bf2 (-2.54V) + Bf (36.616V) + 90.975V= 0

Aplicamos la resolvente y tenemos que

Bf1 = 16.553
Bf2 = -2.1603

Por lo que entonces Bf es igual a 16.

2.- Circuito de una NAND de lógica DTL con salida Totem Pole.
2.1.- Estudio y funcionamiento del circuito.

El circuito por tótem pole cumple con la funcione de hacer el trabajo de una puerta
NAND, más sin embargo una NAND con esta configuración permite sustituir el diodo
que estaba en la compuerta que se vio antes. Está configuración también permite
aumentar la capacidad de corriente a la salida y también posee el beneficio de que
disipa menos potencia
2.2.- Selección de transistores para un funcionamiento normal de compuerta NAND.

Datos

 VA= Onda cuadrada de 5V pico de 1Khz

 VB=5V
 VBE=0.7V
 VBEsat=0.8V
 VCEsat=0.2V
 VD= 0.7V

Para cuando VA= 5V

Q1 y Q3 suponemos que están en saturación.

VC2= VCE2sat + VBE3sat

VC2= 0.2V + 0.8V
VC2= 1V

VBE4= VC2 – VD – VCE3sat

VBE4= 1V – 0.7V -0.2V
VBE4= 0.1V

Por lo tanto Q4 está en corte.

Vp1= VBE3sat + VBE2sat + VBE1

Vp1= 0.8V + 0.8V + 0.7V
Vp1=2.3V

Vp2= VBE3sat + VBE2sat

Vp2= 0.8V + 0.8V
Vp2= 1.6V

𝑉𝑝2
I2=
5𝑘Ω

1.6𝑉
I2=
5𝑘Ω

I2= 0.32mA

𝑉𝐵𝐸3𝑠𝑎𝑡
IRE=
1𝑘Ω

0.8𝑉
IRE=
1𝑘Ω
IRE= 0.8mA

Para hallar IB1 obtenemos que

Vcc – Vp1 = IE1 * 1.6KΩ + 2.15KΩ* IB1

Donde IE1= (1+B) IB1
Despejamos y sustituimos

Vcc – Vp1
IB1= (B + 1) ∗1.6kΩ + 2.15kΩ
5V – 2.3V
IB1= (100 + 1) ∗1.6kΩ + 2.15kΩ

IB1= 0.0164mA

IC1= B*IB1
Ic1= 100* 0.0164mA
IC1= 1.64mA
Entonces IE1= IC1 + IB1
IE1= 1.64mA + 0.016mA
IE1= 1.66mA

Ahora hallamos IB2

IB2= IE1 – I2
IB2= 1.66mA – 0.32mA
IB2= 1.34mA

Con IB2 hallamos IC2

IC2= B*IB2
IC2= 100*1.34mA
IC2= 134.52mA (si estuviese en activa)

𝑉𝑐𝑐−𝑉𝑐2
IC2sat=
1.4𝐾Ω

IC2sat= 2.85mA

B*IB2 >>>> IC2sat Por lo tanto Q2 está saturado

Como Q4 está en corte

𝑉𝑐𝑐−𝑉𝑐2
IC2=
1.4𝑘Ω

IC2= 2.85mA

Entonces
IE2= IC2 + IB2
IE2= 4.19mA

Ahora IB3= IE2 – IRE

IB3= 3.39mA

Ahora buscamos Ic3

Ic3= B* IB3
Ic3= 339mA

Por lo tanto Q3 está en saturación.

Para cuando VA=0V

Suponiendo que Q2 y Q3 están en corte entonces

Vc2= Vcc= 5V

5𝑉
IB4=
1.4𝑘Ω
IB4= 3.57mA

IC4= B* IB4
IC4= 357.14mA

𝑉𝑐𝑐
IC4sat=
𝑅𝑐

5𝑉
IC4sat=
0.1𝐾Ω

IC4sat= 50mA

Entonces Q4 está en saturación

Por lo tanto VCE4 = 0.2V

Vo= VCE3 - VCE4

Vo= 5V-0.2V
Vo= 4.8V
2.3.- Gráfica de los voltajes de Vp, VC2, VC4, Vo para cuando VA es una onda
cuadrada de 5V pico de 1KHz y VB= 5V.

 Vp

 VC2

 VC4
 Vo
Parte Experimental

1.- Montaje del circuito básico de una compuerta NAND de lógica DTL.

Mediciones:
- Voltajes VOH y VOL
- Tiempos tr, td, tf, ts y determinación de ton y toff

 ton=500ns

 td= 250ns y tr=250ns

 toff=700ns
  ts= 525ns y 175ns

a) Gráfica del voltaje de la entrada de la compuerta (VA)

b) Gráfica de la salida de la compuerta (Vo)

c) Grafica del voltaje del punto p (Vp)

2.- Comprobación de la tabla de la verdad del circuito básico de la compuerta NAND
de lógica DTL.
para va=0v y vb=5v

Para vb=0 y va=5v

Para va=0 y vb=0

Para va=5v y vb=5v

3.- Gráfico experimental de la curva de entrada-salida de la compuerta de Circuito
básico de una compuerta NAND de lógica DTL y determinación de los voltajes VIL
y VIH, y márgenes de ruido NML y NMH.
4.- Montaje del Circuito de una NAND de lógica DTL con salida Tótem Pole.

a) Gráfica del voltaje de la entrada de la compuerta (VA).

b) Gráfica de la salida de la compuerta (Vo)

c) Gráfica del voltaje en el colector Q4 (Vc4)

d) Grafica del voltaje del punto p (Vp)

Discusión de resultados

Los resultados de ambos circuitos fueron los esperados, a pesar de los ruidos en
las gráficas del osciloscopio. Al simular los circuitos se obtuvo en ambos el
comportamiento de una compuerta NAND.
En cuanto el primer circuito con el beta de 100, el fanout fue de 141. En cambio
cuando se le cambio el beta a 16 para obtener un fanout de 22 se vio el cambio de
las corrientes que afectaba gradualmente. Pero de igual forma se obtiene un
comportamiento de una compuerta NAND.
La salida de tótem pole para calcular los estados de los transistores es un
procedimiento un tanto largo ya que se tiene una cantidad más grande de
transistores, esta salida ayuda mucho a la potencia del circuito. Se logra ver que el
Vp es bastante parecido al primer circuito, así como Vo.
Videos y archivos

Carpeta con todos los archivos necesarios

https://drive.google.com/file/d/1m5JwEQ_404Ne_sVSzTxn-
gPKzWgIehhq/view?usp=sharing

Video por youtube

https://youtu.be/GBCpLoMcxwM

Video por drive

https://drive.google.com/file/d/1svNT-fX-6GJj67HZigU8-gxBpF1-
eIYs/view?usp=sharing

1er circuito

https://drive.google.com/file/d/1Nk217mQ2Q9RjmLnhTVNOPcewYdmdN-
MA/view?usp=sharing

2do circuito

https://drive.google.com/file/d/1xsJC2MNS2TfJibpuy21wz6_XibotFVCo/view?usp=
sharing
Conclusión

Las compuertas NAND tienen como función que cuando cualquier entrada esté en
0 lógico, la salida sea un 1 lógico; y cuando estén todas las entradas en 1 lógico, la
salida sea un 0 lógico. En los circuitos estudiados en la práctica se logró tener este
comportamiento.
En ambos circuitos se tiene que al pasar de 0 lógico a 1 lógico o viceversa se tiene
un margen de ruido en el milésimo tiempo que hace este cambio. Antes de obtener
el 1 lógico está el tiempo de encendido (ton) que se obtiene de la suma del tiempo
de retardo (td) y el tiempo de subida (tr); al cambiar al 0 lógico se tiene el tiempo de
apagado (toff) el cual es la suma del tiempo de almacenamiento (ts) y el tiempo de
caída (tf).

Estos márgenes de ruido y tiempos se pueden mejorar modificando el circuito con

condensadores para ayudar a la corriente a pasar de un estado a otro. Y los
transistores convertirlos en sumideros de corriente o fuentes de corrientes.
Los circuitos DTL son de sencillo funcionamiento pero se debe tomar en cuenta las
cargas máximas que se le puede colocar a la compuerta (Fanout) ya que es la
capacidad de cargas normales que pueden accionarse con la salida de la compuerta
sin salirse de su operación normal. El fanout depende de las corrientes por lo que
también depende del beta del transistor. Mientras mayor sea el beta mayor es el
fanout.