UNIVERSIDAD AUTONOMA DE TLAXCALA

“Facultad de Ciencias Básicas, Ingeniería y Tecnología”

Licenciatura; 1

Ingeniería en Sistemas Electrónicos

Asesor:

M. en C. Bernardo Cante Michcol

TEMA:

SUMADOR DE 4 BITS

Alumno:
Rodolfo Emmanuel Cerón Téllez

FEBRERO DE 2022.
 ÍNDICE
o Introducción .
o Objetivo de aprendizaje.
o Objetivo del tema.
o Marco teórico.
• Suma binaria.
• operación de semi-sumador.
• sumador de 1 bit o sumador completo.
• sumador de 4 bits
o Desarrollo
• Hipótesis
• construcción de compuesta lógicas
• estructuración de sumador de 1 bit.
• comportamiento de sumador completo
• estructuración de sumador de 4 bits
o Resultados.
o Conclusión.
o Bibliografía.

2
 INTRODUCCIÓN
• Los circuitos aritméticos posibilitan las operaciones de cálculo en la
tecnología digital y representan la base para el desarrollo de los sistemas
computacionales.
• En nuestro caso los circuitos digitales sumadores realizan la suma aritmética
de dos números enteros positivos, aunque se pueden desarrollar para otros
formatos de descripción numérica. No solo existe un tipo de estructura de
circuitos digitales sumadores sino que existen muchas diferenciándose en su
tamaño y velocidad.

3
 OBJETIVO DE APRENDIZAJE
• El propósito de aprendizaje es diseñar circuitos digitales mediante el uso de
técnicas de análisis y diseño de sistemas digitales así como los teoremas que
apoyen el análisis de circuitos.
• Poseer los conocimientos necesarios y suficientes que le permitan continuar
con los estudios en las áreas subsecuentes como programación de micro
controladores.

4
 OBJETIVO DEL TEMA
• Analizar y diseñar circuitos lógicos combinacionales empleando circuitos
integrados de pequeña y mediana escala de integración.
• Conocer y aplicar de manera eficiente y eficaz los métodos de
análisis y solución de circuitos digitales, el funcionamiento y aplica
ción de estos en la solución de problemas prácticos de su vida profes
ional.

5
 PRERREQUISITOS
• En el aprendizaje de la lógica digital se requiere conceptos básicos de
circuitos eléctricos, matemáticas, suma binaria, física básica.

• El enfoque que tomaremos es abarcar la rama básica de la lógica digital

y conceptos combinacionales (ejemplo suma binaria y comprensión de
resultados).

6
 SUMA BINARIA

• La suma o adición binaria es análoga a la de los números decimales.

• Los números o sumandos se suman en paralelo o en columnas, colocando
un numero encima del otro. Todos los números bajo la misma columna
tienen el mismo valor posicional.

Figura 1.suma binaria. Figura 2.Reglas de suma binaria Figura 3.Semisumador

7
 OPERACIÓN DE SEMISUMADOR
• La operación de un semisumador como el anterior mostrado en la figura se
puede sintetizar mediante las siguientes 2 operaciones booleanas:
S=A(xor)B (suma) Co=A·B (acarreo)
• Para realizar una suma binaria donde se tenga presente un carry de
entrada se debe implementar un circuito que tenga presente esta nueva
variante; como es el caso del sumador completo.

Figura 3. Semisumador. Figura 4. Sumador completo.

8
SUMADOR DE 1 BIT O SUMADOR COMPLETO.
• El sumador completo supone un circuito un poco más complejo. A
diferencia del semisumador, nos permite incluir en la suma de dos bits
el acarreo de una suma anterior a través de una entrada que se llama Cin,
con lo que ya podremos realizar cualesquiera sumas.

Figura 5. tabla de verdad sumador completo. Figura 6. circuito sumador completo.

9
 SUMADOR DE 4 BITS
• Un sumador básico en paralelo de 4 bits se implementa mediante cuatro
sumadores completos.
• El concepto de del sumador de 4 bits es aquel en el que la salida de
acarreo de cada sumador completo se conecta a la entrada de acarreo
de la siguiente etapa de orden inmediatamente superior.

Figura 7. tabla de verdad sumador 4 bits. Figura 8. unión en paralélelo sumadores completos.

10
 HIPÓTESIS DEL DESARROLLO
• Se implementó la construcción del sumador completo con el uso de
compuertas lógicas, se identifica la acción de comportamiento de la
estructura realizada para el sumador completo, a su vez este nos determine
la funcionalidad del medio, se procede al estructuración en paralelo de los
sumadores completos en los cuales veremos el medio de comportamiento
ya realizando la uniones de las sumas y acarreos correspondiente.

11
CONSTRUCCIÓN DE COMPUERTAS LÓGICAS
• La construcción de las compuertas lógica se realizara en forma estructura
(desarrollo de secuencia paso a paso).
• Se genera el punto de creación del la compuerta lógica.
• Ejemplo compuerta AND.

Figura 9. creación de compuesta lógica. Figura 10. código y designación de comportamiento.

12
 ESTRUCTURACION DEL SUMADOR
DE 1 BIT.
• El sumador completo o sumador de 1 bit añade tres bits, para ello se escribe
A, B y Cin, siendo A y B los sumados y Cin el acarreo que proviene de la
anterior etapa menos significativa.
• El circuito produce una salida de dos bits denominadas acarreo de salida
(Cout) y Suma S.

Figura 11. estructura de sumando completo.

13
 ESTRUCTURACION DEL SUMADOR DE 1 BIT.
• Para la construcción del sumador completo se requiere integran las tres
compuertas lógicas generadas (compuerta AND, OR y XOR.
• Se genera un nuevo código fuente el cual tendrá la designación de las tres
entras ( A, B ,Cin) y las dos salidas (SUMA, Cout).

Figura 12. designación de puertos. Figura 13. indicación de puertos por código.

14
 ESTRUCTURACION DEL SUMADOR DE 1 BIT.

Figura 14. uniones auxiliares Figura 15. etiquetas de comportamiento. Figura 16. comportamiento del sumador.

15
 ESTRUCTURACION DEL SUMADOR DE 1 BIT.
• Las acciones de comportamiento se presentan como indica la tabla de verdad.

Figura 17. Comportamiento de sumador respecto a tabla de verdad.

16
 ESTRUCTURACIÓN SUMADOR DE 4 BITS.
• Es un sumador con propagación de acarreo, también denominado
sumador de acarreo serie, es aquel constituido por varios sumadores
completos en los cuales el acarreo de salida se conecta a la entrada de
acarreo del sumador siguiente.

Figura 18. Estructura de sumador de 4 bits.

17
 ESTRUCTURACIÓN SUMADOR DE 4 BITS
• Se genera código fuente el cual será la estructura de trabajo en el sumador

Figura 19. generación de periféricos. Figura 20. código fuente de sumador de 4 bits.

18
 ESTRUCTURACIÓN SUMADOR DE 4 BITS

Figura 21. sumador completo uso como componente. Figura 22. etiquetado de uso de cada sumador.

19
 RESULTADOS SUMADOR DE 4 BITS.
• En las siguientes tablas observamos el comportamiento de trabajo en base a la
funciones que genera el sumador de cuatro bits.

A(n) B(n) CIN S(n) COUT CIN S(n) COUT

A(3) A(2) A(1) A(0) B(3) B(2) B(1) B(0) Cin S(3) S(2) S(1) S(0) Cout HEX Cin S(3) S(2) S(1) S(0) Cout HEX
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1
0 0 0 1 0 0 0 1 0 0 0 1 0 0 2 1 0 0 1 1 0 3
0 0 1 0 0 0 1 0 0 0 1 0 0 0 4 1 0 1 0 1 0 5
0 0 1 1 0 0 1 1 0 0 1 1 0 0 6 1 0 1 1 1 0 7
0 1 0 0 0 1 0 0 0 1 0 0 0 0 8 1 1 0 0 1 0 9
0 1 0 1 0 1 0 1 0 1 0 1 0 0 A 1 1 0 1 1 0 B
0 1 1 0 0 1 1 0 0 1 1 0 0 0 C 1 1 1 0 1 0 D
0 1 1 1 0 1 1 1 0 1 1 1 0 0 E 1 1 1 1 1 0 F
1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 1 1
1 0 0 1 1 0 0 1 0 0 0 1 0 1 2 1 0 0 1 1 1 3
1 0 1 0 1 0 1 0 0 0 1 0 0 1 4 1 0 1 0 1 1 5
1 0 1 1 1 0 1 1 0 0 1 1 0 1 6 1 0 1 1 1 1 7
1 1 0 0 1 1 0 0 0 1 0 0 0 1 8 1 1 0 0 1 1 9
1 1 0 1 1 1 0 1 0 1 0 1 0 1 A 1 1 0 1 1 1 B
1 1 1 0 1 1 1 0 0 1 1 0 0 1 C 1 1 1 0 1 1 D
1 1 1 1 1 1 1 1 0 1 1 1 0 1 E 1 1 1 1 1 1 F
Figura 23. Datos de uso. Figura 24. resultados sin acarreo de entrada Figura 25. resultados con acareo de entrada.

20
 RESULTADOS SUMADOR DE 4 BITS.

Figura 26. valores de resultados de sumador de 4 bits.

21
 RESULTADOS SUMADOR DE 4 BITS.
• Resultados con y sin acarreo de combinación A=0111+ B=0111= ?

Figura 27. SIN acarreo de entrada. Figura 28. CON acarreo de entrada.

22
 CONCLUSION
• El diseño de un sumador no fue realmente complicado, y su
implementación, lo que se llamará su construcción, tampoco lo fue.
Realmente la lógica que se ocupó para poder crear el sistema fue muy
sencilla, pero se debió de hacer de la forma correcta. El punto realmente
esencial estuvo en análisis del problema.

23
 BIBLIOGRAFÍA 24

• Machado, F., & Borromeo, S. (s/f). Diseño de circuitos digitales con VHDL. Urjc.es.
Recuperado el 16 de febrero de 2022, de
https://burjcdigital.urjc.es/bitstream/handle/10115/4045/diseno_de_circuitos_digitales_
con_vhdl_v1.01.pdf?sequence=3&isAllowed=y
• León, Á. M. (s/f). Sumador completo. Github.io. Recuperado el 16 de febrero de 2022,
de https://angelmicelti.github.io/4ESO/EDI/sumador_completo.html
• (S/f). Ladelec.com. Recuperado el 17 de febrero de 2022, de
https://www.ladelec.com/teoria/electronica-digital/401-suma-
binaria#:~:text=La%20suma%20o%20adici%C3%B3n%20binaria,la%20de%20los%20n%C
3%BAmeros%20decimales.&text=Los%20n%C3%BAmeros%20o%20sumandos%20se,tiene
n%20el%20mismo%20valor%20posicional.
• (S/f). Ladelec.com. Recuperado el 17 de febrero de 2022, de
https://www.ladelec.com/teoria/electronica-digital/401-suma-
binaria#:~:text=La%20suma%20o%20adici%C3%B3n%20binaria,la%20de%20los%20n%C
3%BAmeros%20decimales.&text=Los%20n%C3%BAmeros%20o%20sumandos%20se,tiene
n%20el%20mismo%20valor%20posicional.