ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO

FACULTAD: INFORMÁTICA Y ELECTRÓNICA

ESCUELA (NOMBRE DE LA ESCUELA)
CARRERA: (NOMBRE DE LA CARRERA)

GUÍA DE LABORATORIO DE SISTEMAS DIGITALES

PRÁCTICA No. 2
“DISEÑO DE SISTEMAS CONTROLADORES
COMBINACIONALES”

1. DATOS GENERALES:

NOMBRE: (estudiante(s) CÓDIGO(S): (de estudiante(s)

Dario Gabriel Armijos Vilema 658

Jhonny Fernando Moyon Llamuca 726

Jorge Luis Hilaño Chanatasi 713

GRUPO No.:

FECHA DE REALIZACIÓN: FECHA DE ENTREGA:

2016/04/27 2016/05/04
2. OBJETIVO(S):

2.1. GENERAL
Diseñar e implementar sistemas controladores combinacionales con
circuitos LSI y MSI

2.2. ESPECÍFICOS

• Diseñar un circuito combinación que permita sumar dos números de

tres bits cada uno, tanto las entradas como salidas se visualizaran en
leds.
• Seleccionar los dispositivos más relevantes para aplicar en el diseño.
• Simular e implementar el diseño uno en compuertas NAND y otro en los
tipos de compuertas básicas.
• Establecer ventajas y desventajas entre los diseños implementados.
• Emplear correctamente los catálogos de dispositivos electrónicos
integrados.

3. METODOLOGÍA

En la elaboracion de este proyecto, utilizamos un diseño a base de compuertas

basicas para la implemetacion de un sumador de tres bits, para cual utilizamos
tablas de verdad, simplificacion por mapas K, y materiales adecuados para
correcto funcionamiento del circuitos.

4. EQUIPOS Y MATERIALES:

Equipos:

• Protoboard
• Pinzas
• Fuente de protoboard
• Cable para la fuente
• Cargador 5V
 Materiales:

CANT. DETALLE P.UNITARIO VALOR

2 Circuito integrado 7486 (OR-Exclusiva TTL) 0.65 1.30
2 Circuito integrado 7408 (AND TTL) 0.70 1.40
2 Circuito integrado 7432 (OR TTL) 0.65 1.30
7 Circuito integrado 7402 (NAN TTL ) 0.70 4.90
18 Resistencias 0.07 1.26
20 Diodos LED’S 0.15 3.00
4 Di-switch 0.80 3.20
1 Cable proto 3m 0.25 0.75
1 Mano de Obra: Tres horas 10.00 30.00

5. MARCO TEÓRICO:

Sumadores

En electrónica un sumador es un circuito lógico que calcula la operación suma.

En los computadores modernos se encuentra en lo que se denomina Unidad
aritmético lógica (ALU). Generalmente realizan las operaciones aritméticas en
código binario decimal o BCD exceso 3, por regla general los sumadores
emplean el sistema binario. En los casos en los que se esté empleando un
complemento a dos para representar números negativos el sumador se
convertirá en un sumador. Es distinta de la operación OR, con la que no nos
debemos confundir. La operación suma de números binarios tiene la misma
mecánica que la de números decimales.
Medio sumador

Un medio sumador es un es un sumador capaz de sumar dos datos de un solo

bit y producir un bit de acarreo de salida. Como se muestra ene l siguiente
diagrama de bloques.

La manera como realiza la suma y produce el acarreo el medio sumador se

desglosa en la siguiente tabla de verdad.
De lo cual es evidente la expresión lógica para cada salida:

Con lo cual, implementación del sumador es como se muestras a continuación.

Sumador completo de un bit

El medio sumador no se puede ser interconectado con otros medios sumadores

para formar un sumador más grande, por ello es necesario diseñar un sumador
que admita otra entrada aparte de los datos a sumar, es decir, un sumador de 3
datos de un bit, este es denominado sumador completo y su diagrama de
bloques es como se muestra a continuación.
En la siguiente tabla de verdad se muestra la manera con este sumador realiza
su función.

Un análisis de esta tabla de verdad el uso de mapas de karnaugh nos lleva a las
siguientes expresiones para C1 y C2.

Con lo cual la implementación del sumador completo es como se muestra en la

siguiente figura.

Sumador completo

En la práctica, los circuitos sumadores manejan informaciones binarias con una

longitud de palabra superior a un bit, por lo que es preciso ampliar la
funcionalidad del semisumador a un dispositivo capaz de realizar sumas binarias
de n bits.

Desde un punto de vista genérico sean A y B dos informaciones binarias de n

bits.

La suma A+B será un proceso de n sumas parciales, comenzando por los dos
bits de peso menor, Se comienza con A0 y B0 dando esto es un S0 y un bit de
acarreo C0 que se propagara como elemento integrante de la suma, en los
 siguientes dos bits en orden ascendente de peso. A partir de entonces el
resultado de todas las operaciones incorpora un bit de suma Si y un bit de
acarreo Ci que se propagara como elemento integrante de la suma en los dos
bits siguiente y así sucesivamente.

Para sumadores de N bits un método natural de realizar la suma es situar

sumadores completos en modo “tiple” o en serie, de forma que desde un bit
menos significativo hacia el más significativo el acarreo de entrada del bit j esté
conectado al acarreo de salida del bit j-1.

El primer bit se puede construir con un semisumador mientras que los demás
bits requieren un sumador completo, en este caso se tiene un semisumador de
N bits

Si en el primer bit se utiliza un sumador completo, el circuito dispone además de

acarreo Ci y se tiene un sumador completo N bits. Tener acarreo de entrada
permite una mejor funcionalidad del circuito, como por ejemplo poner en serie
dos (o más) sumadores de N bits para formar un sumador de 2N bits.
En cualquier caso, se tienen N+1 bits de salida: N de suma S y un acarreo de
salida en serie.

El tiempo de propagación de este sumador es proporcional al número N

sumadores en serie.

6. PROCEDIMIENTO:

Para el desarrollo de la práctica de laboratorio, se tomaron a consideración los

siguientes aspectos:

Tablas comparativas.

Sumador completo

A B C0 S C1
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
La unión de dos medios sumadores forma una completo.

Sumadores en cascada para palabras de varios bits.

Simulación en proteus de los circuitos.

Sumador de dos números de 3 bits, implementado con compuertas NAND.

Sumador de dos números de 3 bits, implementado con compuertas básica.

7. CONCLUSIONES Y RECOMENDACIONES:

Se pudo concluir que la tabla de verdad que se generó mediante el diseño y el

análisis para un sumador de 3 bits, fueron comprobados con las funciones que
generaron dicha tabla y se simplificaron con mapas K.

Los dos diseños son interesantes, como fabricante me sale más económico
crear circuitos con compuertas NAND, pero como implementador del circuito se
me hace complicado pues usa muchas compuertas, solo para generar una que
en el mercado ya existe.

Fue un reto armar los dos circuitos, sea la arquitectura que se use, se obtiene
los resultados esperados y nos hacemos más prácticos en el uso e
implementación de los conocimientos obtenidos.

8. BIBLIOGRAFÍA

• http://digitale.galeon.com/TTlCmos.htm
• Tokheim, R. (2008). Electrónica Digital: principios y aplicaciones (7a ed.).
España: McGraw-HilI Interamericana.
 • http://personales.unican.es/manzanom/Planantiguo/EDigitalI/Sum_G5_08.
pdf
• http://ilde-sosa.tripod.com/pdf/15_sumador_BCD.pdf
• http://www.naturalezaycultura.org/docs/Souza-LIBRO2001-
La_dimension_institucional_del_desarrollo_sostenible.pdf

ANEXOS

Grafica 01. Imaginen representativa del sumador, de dos números de tres bits con
compuertas NAND
Grafica 03. Imaginen representativa del sumador, de dos números de tres bits con compuertas
básicas.