Contenido

Tema: ................................................................................................................................ 3
Objetivo general: .............................................................................................................. 3
Objetivos específicos ........................................................................................................ 3
Introducción ...................................................................................................................... 4
Materiales ......................................................................................................................... 5
Funcionamiento del circuito Sumador.............................................................................. 5
Sumador de 4 BITS ...................................................................................................... 5
Procedimiento y tabla de verdad .................................................................................. 5
Funcionamiento del circuito Restador .............................................................................. 6
Restador de 4 BITS ...................................................................................................... 6
Procedimiento y tabla de verdad .................................................................................. 6
Funcionamiento ................................................................................................................ 7
Observaciones................................................................................................................... 8
Conclusión ........................................................................................................................ 8
Fuentes Bibliográficas ...................................................................................................... 8
Anexos .............................................................................................................................. 9

ITSLAM Página # 2
 Tema:

“Proyecto electrónico sumador / restador utilizando compuertas lógicas (74ls83)”

Objetivo general:

Implementar el circuito electrónico sumador/restador que sea capaz de realizar las

operaciones matemáticas por medio del sistema BCD a sistema decimal, de 4 Bits con
acarreo aplicando los conocimientos adquiridos en clases.

Objetivos específicos

 Ejecutar el circuito sumador/restador de acuerdo al diagrama establecido

 Realizar la simulación del circuito en el aplicativo PROTEUS
 Comprobar el funcionamiento del circuito convirtiendo el sistema BCD a
sistema decimal más la aplicación de las operaciones matemáticas.
 Demostrar la ejecución de las operaciones matemáticas suma y resta de 4 bits
con acarreo.

ITSLAM Página # 3
 Introducción

En esta práctica pudimos poner en funcionamiento un circuito sumador/ restador de dos

números con 4 Bits, cuyos valores estarán determinados por la posición de los
interruptores que en este caso se utilizaron Dipswitch de 4 posiciones.

Se implementó el circuito con varias compuertas lógicas, resistencias, cables,

interruptores, fuente de alimentación y displays.

La finalidad de este proyecto es demostrar por medio de los números determinados por
las posiciones de los interruptores se realizará la operación de suma si va conectado a
tierra o GND (-) y restará los valores si va a positivo VCC (+).

ITSLAM Página # 4
 Materiales
 3 Protoboard
 1 Fuente de alimentación
 2 dipswitch de 4 posiciones
 1 interruptor
 4 integrado 74ls147
 2 integrado 74ls183
 1 integrado 7408
 1 integrado 7404
 1 integrado 7432
 1 integrado 7486
 4 Display de 7 segmentos ánodo común
 9 resistencias de 330 ohm
 5 resistencias de 100 ohm
 Cables
 Multímetro

Funcionamiento del circuito Sumador

Sumador de 4 BITS
Un sumador es un circuito lógico que realizar la operación matemática de suma, por lo
general realiza un operación en código binario decimal o BCD, aplicamos el integrado
74LS83.

Procedimiento y tabla de verdad

Se implementó el circuito con los integrados 74LS83, Sumador binarios de 4-Bit. La
suma de salidas se proporcionan para cada bit y el acarreo resultante (C4) se obtiene a
partir el cuarto bit, generando el acarreo en nanosegundos.

A B Cin S Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

ITSLAM Página # 5
 Funcionamiento del circuito Restador

Restador de 4 BITS
Un restador es un circuito lógico que realizar la operación matemática de resta, por lo
general realiza un operación en código binario decimal o BCD, aplicamos el integrado
74LS83,
Para realizar la resta se coloca el número binario del primer operando (minuendo) en los
interruptores A1, A2, A3 ,A4 y el número binario del segundo operando (sustraendo) en
los interruptores B1, B2, B3 ,B4.
Es posible aplicar el algoritmo de la resta e implementarlo en un circuito lógico. Para
ello, se emplea el algoritmo de la resta que es el siguiente.
 Se iguala el número de cifras en el minuendo y el sustraendo añadiendo ceros a
la izquierda del número con menos cifras.
 Se conserva el minuendo.
 Se complementa a 1 el sustraendo. El complemento consiste en la cantidad que
le hace falta a un número para alcanzar el número máximo de su base. En el
sistema binario el complemento a 1 equivale a intercambiar 1 por 0 y 0 por 1.
 Se suma el minuendo con el sustraendo complementado.
 Si existe acarreo, se suma el acarreo al resultado de la suma anterior. La
existencia del acarreo indica que el resultado es positivo.
 Si no existe acarreo, se complementa a 1 el resultado de la suma anterior. La no
existencia de acarreo indica que el resultado es negativo.

Procedimiento y tabla de verdad

Se conecta el integrado 7483 en paralelo con otro 7483, se realiza las conexiones
respectivas de acuerdo al diagrama. Para realizar el proceso de resta conectamos
también la compuerta AND 7408 de las salidas del primer sumador 7483, las salidas de
esta compuerta se conectan a una compuerta OR 7432, y de nuevo se conecta a otra
compuerta OR, la salida de esta se lleva a la entrada 11 y 7 del segundo sumador. Del
dipswitch de control debe conectarse una compuerta Not 7404, y esta va a una And, más
la salida del interruptor simple que es que no dará la operatividad del circuito en Sumar
o Restar según sea necesario.

A B Ci D Ci+1
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
ITSLAM Página # 6
 Funcionamiento

Para realizar las operaciones aritméticas suma y resta de 4 bits por medio de un circuito
electrónico, se requiere de dos dipswitch de 4 entradas que permita ingresar valores 1 y
0 al circuito.

Se realizó el circuito basado en el diagrama, de este modo se realizó unas conexiones a

un decodificador BCD 7447 y conectarlo a un display 7 segmentos.
Los 4 bits del primer dipswitch se conectan directamente a la compuerta 7483, mientras
que los 4 bits del segundo dipswitch se hacen pasar por una compuesta OR-exclusiva
7486, cuya es cambiar los 1 por 0 y los ceros por 1, procedimiento que se requiere para
realizar la resta.

Se ensambló un mecanismo de control (bit 1 o 0) que permita operar con la suma y la

resta en el momento en que se requiera, cuando el mecanismo este en 0 hace la suma y
cuando este en 0 realiza la resta, esto se hace mediante la conexión de un interruptor
simple que es el que nos permite determinar la operación requerida.

La alimentación del circuito es de 5 voltios, para lo cual empleamos una fuente de

alimentación de corriente alterna (AC) a corriente continua (DC).

ITSLAM Página # 7
 Observaciones

En la etapa de prueba del circuito electrónico se pudo comprobar las siguientes

novedades que hacían inadecuado el funcionamiento del mismo, detallamos las
observaciones encontradas:

 Dipswitch con daños en su mecanismo.

 Compuerta (74ls47) con daños internos.
 4 Resistencias de 330 (dañadas)
 Se reemplazó las resistencias para su correcto desempeño
 Se modificó el diagrama obteniendo los resultados deseados

Conclusión

Se realizó el circuito basándonos en el diagrama preliminar, ante la disponibilidad de

materiales se optó adicionar en cada Display una resistencia de 100Ω, las cuales no
causaron ninguna afectación al funcionamiento adecuado del circuito y protegen la
operatividad de los mismos.

Se pudo comprobar el funcionamiento del circuito mostrando por display los valores
deseados, así como la verificación por display del valor o número más significativo, así
como las operaciones de suma y resta respectivamente, de esta manera el
comportamiento del circuito se basa en realizar las operaciones matemáticas de acuerdo
a las compuertas lógicas y los números mostrados por pantalla en relación a las
posiciones de los numero en los dipswitch que se conectan directamente a la compuerta
7483 en la primera etapa, mientras que los 4 bits del segundo dipswitch se hacen pasar
por una compuesta OR-exclusiva 7486, cuya función es cambiar los 1 por 0 y los ceros
por 1, procedimiento que se requiere para realizar la resta respectiva.

Fuentes Bibliográficas

https://www.carrod.mx/products/ci-ttl-sumador-de-4-bits-74ls283
http://hflorezf-es.blogspot.com/2011/09/restador-de-4-bits.html

ITSLAM Página # 8
 Anexos

ITSLAM Página # 9
ITSLAM Página # 10
ITSLAM Página # 11