Está en la página 1de 6

DISEÑO DE UN SUMADOR DE 4 BITS MEDIANTE

LA APLICACIÓN DE 3 MÉTODOS
Echeverría Chaparro Charles Stiwart, charles.echeverria@escom.edu.co
Barajas Bustos Yiandri Jimena, yiandri.barajas@escom.edu.co
Escuela de Comunicaciones Militares
Facatativá, Colombia

I. RESUMEN laboratorio no se pudo realizar debido a la


contingencia generada por el COVID 19 según el
Mediante el uso de circuitos combinacionales y tecnología Decreto 417 del 17 de marzo de 2020 y la
CMOS se diseñó el montaje de un sumador de orden de 4 bits,
este se realizó en tres softwares distintos. Como base para Directiva 02 de 2020, por lo cual las clases se
elaborar el diseño de un sumador/restador en el Proteus se llevan a cabo de forma virtual, impidiéndole al
tomaron las operaciones lógicas de suma y resta con el fin de grupo reunirse y conseguir los materiales para
optimizar el montaje, ya que sin el uso de estas se extiende el
circuito, estas operaciones se hicieron en un sumador binario
realizar la práctica propuesta
de 4 bits de referencia 74LS83 y para garantizar que los datos .
de las entradas son los correctos se usaron las compuertas IV. OBJETIVOS
lógicas “XOR”, “AND”, “OR”. Por otra parte en DSCH y
Microwind se usó la tecnología CMOS para la elaboración de
un sumador, donde se presenta su diseño tanto en compuertas A. Objetivo General
lógicas como en gráficas de transistores.
 Diseñar un sumador de 4 bits mediante
II. ABSTRACT lógica combinacional, gráfica de
transistores CMOS y un circuito
Using combinational circuits and CMOS technology, the
assembly of a 4-bit order was designed, this was carried out in integrado.
three different software’s. As a basis to elaborate the design of
an adder/subtractor in the Proteus, the logical operations of B. Objetivos Específicos
addition and subtraction were taken in order to optimize the
assembly, since without the use of these the circuit is extended,
these operations were done in a 4-bit binary adder reference  Aplicar los conocimientos adquiridos
74LS83 and to guarantee that the data of the inputs are
correct, the logic gate “XOR” ”, “AND”, “OR” was used. On sobre la materia Microelectrónica II sobre
the other hand, in DSCH and Microwind, CMOS technology tecnología CMOS.
was used to create an adder, where its design is presented both
in logic gates and in transistor graphics.  Usar tres softwares de simulación para
elaborar los diseños de los circuitos en sus
III. INTRODUCCIÓN tres formas distintas.
 Comparar el funcionamiento del sumador
Mediante este informe se pretende analizar la al realizarse de diferentes formas como lo
elaboración del montaje de un circuito sumador es en circuito integrado, compuertas
de 4 bits, basándolo en lógica combinacional, lógicas y tecnología CMOS.
tecnología CMOS y circuitos integrados; algunos
de estos elementos han sido estudiados con V. ESTADO DEL ARTE
anterioridad y se busca aplicarlos de manera
correcta para que los montajes se lleven a cabo de A. Lógica Combinacional
la mejor manera. También se incluye en el
documento una explicación de la operación de la Los circuitos combinacionales son aquellos que
resta binaria, elemento importante en esta están formados por las funciones lógicas básicas,
práctica, ya que en el software proteus se diseña es decir, lo que conocemos como compuertas
un sumador/restador mediante el CI utilizado. El lógicas (AND, OR, NOT, NAND, XOR, etc.), en
los circuitos de lógica combinacional las salidas El complemento uno consiste en invertir los bits
dependen únicamente de la forma en que se de un número, por ejemplo si se tiene el número
combinen sus entradas, sin tener en cuenta las uno (1), en binario y 4 bits sería (0001), pero el
entradas anteriores; cada compuerta se rige por
complemento 1 de dicho número sería (1110).
una tabla de verdad propia de cada una, gracias a
esas tablas podemos optimizar circuitos y
hacerlos más robustos. [1] Para realizar la resta de (1-3), primero se debe
hacer el complemento 1 del número 3, a
B. Tecnología CMOS continuación a dicho complemento sumarle el
número (1) y finalmente al resultado de esta
La tecnología CMOS (Complementary Metal- operación se suma el número 1:
Oxide Semiconductor) es aquella que se basa en
el uso de transistores de efecto de campo tipo
NMOS y PMOS. El término complementario se
debe al uso de los dos tipos de transistores en el 0001
− 0011
circuito de salida, ya que se utilizan los
transistores MOSFET tipo p y tipo n. Esta
tecnología cada día es más dominante debido a su
rapidez y eficiencia, ya que consume menos Se inicia haciendo el complemento 1 de (3) el
potencia. [2] cual sería: 1100, se realiza una suma común y
corriente de numero binarios.
C. Circuito Integrado 74LS83

El integrado 74LS83 es un sumador binario de 4- 1100


+ 0001
bits donde se suma cada bit y el acarreo resultante
se obtiene a partir de la suma entre los cuartos
bits. La lógica de este integrado, incluido el 1101
acarreo, está implementada en su forma Ya teniendo este resultado se realiza el siguiente
verdadera, lo que significa que es logrado sin
paso que es sumar 1.
necesidad de inversión lógica o de nivel. [3]

VI. PROCEDIMIENTO O 1101


+ 0001
METODOLOGÍA

Para realizar el sumador/restador de 4 bits en el 1110


software proteus se usará el IC74LS83, el cual es
un sumador binario de 4 bits que se encargará de
Y como resultado se obtiene (1110), que en
realizar las operaciones, el funcionamiento de
sistema hexadecimal pertenece a la letra (E).
este IC no es complejo, cuenta con 8 entradas
(A1, A2, A3, A4, B1, B2, B3, B4), con las cuales
De igual forma, las sumas en números binarios se
se pueden hacer sumas de la forma (a+b). Para
realizan de la misma manera que una suma
sumar no existe mayor inconveniente ya que solo decimal, usando bits de acarreo como se muestra
se lleva la sucesión de bits, pero en el caso de las en la siguiente explicación: [4]
restas si se presentan inconvenientes, por lo que
se deben realizar procesos diferentes; por ejemplo
hacer uso de los complementos 1 y 2 que son una
técnica que facilita la resta de números binarios.
[3]
111 1
+1110101
1110110
11101011
A continuación se presenta el diagrama que
describe el sistema en cada uno de los softwares a
utilizar. Fig. 3: Diagrama del sumador de 4-bits en compuertas lógicas
diseñado en DSCH. Fuente propia.

Este sumador se diseñó teniendo en cuenta la


tabla de verdad de un semisumador y un sumador
completo. Suponiendo una suma de 2 bits se
Fig. 1: Diagrama de los sistemas a diseñar. Fuente propia.
obtiene la tabla de verdad:

El primer circuito, correspondiente al A B Cout Sum


sumador/restador en proteus se realizó usando un 0 0 0 0
IC de suma binaria, ya que este software presenta 0 1 0 1
una alta gama de componentes digitales que se 1 0 0 1
pueden usar con facilidad. Por lo anterior, se pudo 1 1 1 0
realizar una simulación de sumador/restador ya Tabla 1: Tabla de verdad para la suma de 2-bits (semisumador).
que este circuito integrado optimiza el proceso de Fuente propia.
suma y resta.
Donde “𝐶𝑜𝑢𝑡” corresponde al bit de carga,
también llamado acarreo. Partiendo de esta tabla
de verdad, se concluye que la suma se obtiene a
partir de la combinación 𝐴̅𝐵 + 𝐴𝐵̅, conocida
también como una compuerta XOR (𝐴 ⊕ 𝐵),
mientras que el 𝐶𝑜𝑢𝑡 con la combinación 𝐴𝐵 o
también llamada compuerta AND. [5]

Sin embargo debe considerarse que al sumar


números de mayor cantidad de bits, también es
necesario sumar el 𝐶𝑜𝑢𝑡 de la suma anterior, por
Fig. 2: Diagrama del sumador/restador de 4 bits diseñado en
Proteus. Fuente propia. ello ahora se consideran tres entradas y dos
salidas.
En segundo lugar se usó el DSCH, donde
inicialmente se diseñó el circuito en lógica A B Cin Cout Sum
combinacional usando compuertas lógicas. 0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Tabla 2: Tabla de verdad para la suma de 2-bits y el acarreo de la 𝐶𝑖𝑛[𝐴 + 𝐵] se conecta a la salida de la compuerta
suma anterior. Fuente propia.
XOR entre A y B, ya que se necesita la suma real
dada por esta compuerta y no una compuerta OR.
Aplicando mapas de Karnaugh obtenemos:

B/Cin 00 01 11 10
0 0 0 1 0
A
1 0 1 1 1
Tabla 3: Mapa de Karnaugh correspondiente a 𝐶𝑜𝑢𝑡. Fuente
propia.

Donde al agrupar de a dos números 1, obtenemos


la siguiente combinación: Fig. 4: Diagrama del sumador de 4-bits en compuertas lógicas
diseñado en DSCH, funcionamiento del circuito de los bits de
𝐶𝑜𝑢𝑡 = 𝐴𝐶𝑖𝑛 + 𝐴𝐵 + 𝐵𝐶𝑖𝑛 mayor nivel. Fuente propia.

𝐶𝑜𝑢𝑡 = 𝐶𝑖𝑛[𝐴 + 𝐵] + 𝐴𝐵
Para observar el diagrama de barras del circuito
completo se utiliza el software Microwind. Es
B/Cin 00 01 11 10
muy sencillo pasar del diagrama en DSCH al de
0 0 1 0 1
A Microwind, en la carpeta “File” se selecciona la
1 1 0 1 0 opción “Make Verilog File”, allí se puede ver el
Tabla 4: Mapa de Karnaugh correspondiente a Sum. Fuente nombre con el que quedará guardado el archivo
propia. verilog.

En este caso no se pueden agrupar los números 1,


ya que no se cumple la condición de agrupar
números en potencias de 2𝑛 , por lo tanto, la
ecuación queda así:

̅̅̅̅̅ + 𝐴𝐵̅ 𝐶𝑖𝑛 + 𝐴𝐵𝐶𝑖𝑛 + 𝐴̅𝐵𝐶𝑖𝑛


𝑆𝑢𝑚 = 𝐴𝐵̅ 𝐶𝑖𝑛 ̅̅̅̅̅
𝑆𝑢𝑚 = 𝐴 ⊕ 𝐵 ⊕ 𝐶𝑖𝑛

De esta forma se obtiene el siguiente circuito (Ver


figura 4), cada uno de estos 4 circuitos son los
encargados de sumar los dos bits del mismo
orden, es decir, el último bit se suma con el
último bit del otro número, dando como resultado
la suma y el bit de carga. En esta gráfica se
observa que son los bits del nivel 3,
correspondiendo a los bits de mayor valor en este
sumador de 4 bits. Siguiendo las ecuaciones
obtenidas anteriormente se tiene una compuerta
XOR entre 𝐴, 𝐵 y 𝐶𝑖𝑛 (que es el mismo 𝐶𝑜𝑢𝑡 del
arreglo anterior) correspondiente al valor de la
suma, por ello se conecta el LED 𝐶3 que indica
su nivel lógico y va conectado al display 7
segmentos.

De igual forma, según la fórmula para el 𝐶𝑜𝑢𝑡 se Fig. 5: Pasos para crear el archivo verilog desde el DSCH. Fuente
evidencian las compuertas AND, en la de propia.
Seguidamente se abre el software Microwind, en
la ventana “Compile” se selecciona la opción Finalmente se obtiene el diagrama de barras.
“Compile Verilog File”, aparece una ventana
emergente donde se debe buscar la ubicación del
archivo. Es importante aclarar que el archivo
puede quedar en formato de texto o formato
Verilog.

Fig. 8: Diagrama de barras para el circuito elaborado mediante


compuertas. Fuente propia.

De acuerdo con lo explicado anteriormente, se


elabora el diseño del mismo circuito pero
aplicando la tecnología CMOS, es decir, se hace
la traducción a partir de un diseño de compuertas
lógicas a un diseño de transistores tipo nMOS y
pMOS.

Fig. 6: Pasos para abrir el archivo verilog en el Microwind. Fuente


propia.

Al dar clic en “abrir”, aparece una nueva ventana


emergente donde se puede observar un código
Verilog. En la parte inferior, primero se debe
seleccionar “Compile”, si aparece que no hay
errores se selecciona “Back to editor”, obteniendo
así el diagrama de barras basado en el proyecto
Fig. 9: Diagrama del circuito elaborado mediante transistores
creado en DSCH. CMOS. Fuente propia.

Con el diagrama de transistores se puede estudiar


la posibilidad de hacer un circuito integrado que
en su interior contenga todos los componentes
mencionados anteriormente, siendo esto un claro
ejemplo de cómo funciona la industria de la
electrónica, en la que se realizan estos diseños y
se fabrican circuitos integrados que cumplen
determinada función.
Fig. 7: Compilación del código y obtención del diagrama de
barras. Fuente propia.
combinacional, tecnología CMOS y la aplicación
de circuitos integrados.

Al comprender el funcionamiento del sumador de


bits se facilitó el desarrollo de los diseños en los
softwares utilizados, donde se evidenció que al
momento de simular los circuitos el resultado es
el esperado, trabajando sin problema alguno.

Finalmente se concluye que al menos en las


simulaciones el proyecto funciona de forma
óptima en todas sus formas; en cuanto a la parte
práctica no se puede decir mucho ya que por la
Fig. 10: Diagrama de transistores CMOS para compuerta “XOR”. contingencia por el COVID 19 no se pudo llevar
Fuente propia.
a cabo. Sin embargo, ya que se comprobó el
correcto funcionamiento en softwares de alto
La figura 10 representa una compuerta lógica
nivel como lo son los utilizados en este
“XOR” a base de transistores Cmos; se diseñan
laboratorio, se puede predecir que en la práctica
así ya que mediante esta tecnología los
funcionará de forma igual o similar, ya que los
componentes presentan mejores estadísticas de
errores que se puedan presentar serían
funcionamiento, principalmente en su velocidad.
responsabilidad de las personas encargadas de
Esto sucede en todos los dispositivos fabricados
realizar la práctica.
con tecnología CMOS, por esto se prefiere su uso.
IX. REFERENCIAS
VII. RESULTADOS
[ EcuRed, «Circuito combinacional,» [En línea]. Available:
Al simular cada uno de los diseños en los 1 https://www.ecured.cu/Circuito_combinacional. [Último acceso:
diferentes softwares se evidenció el correcto ] 9 Febrero 2020].
funcionamiento del sumador de 4 bits
independientemente del método usado para la [ D. A. Roldán, «FAMILIA LÓGICA CMOS.,» [En línea].
elaboración del circuito. 2 Available:
] https://www.researchgate.net/profile/Jose_A_Saez/publication/2
42538241_FAMILIA_LOGICA_CMOS/links/0deec52d505213
Al realizar el montaje en diferentes software se 899f000000.pdf. [Último acceso: 06 May 2020].
pudo observar que con diferentes técnicas se
puede obtener el mismo resultado. [ «Carrod electrónica,» [En línea]. Available:
3 https://www.carrod.mx/products/ci-ttl-sumador-binario-
La simulación del restador en Proteus se analizó ] completo-4-bits-con-transporte-rapido-74ls83. [Último acceso:
con especial atención ya que cuando se realizaron 09 Feb 2020].
las pruebas en algunas pruebas no arrojaba el
[ A. Electrónica, «¿Cómo hacer un sumador lógico?,» 2018. [En
resultado esperado; esta falla se debía a faltas o
4 línea]. Available:
errores en conexiones del circuito. Después de ] https://www.youtube.com/watch?v=8g3pkD8AGwY. [Último
corregidas el circuito funcionó de manera óptima acceso: 09 May 2020].
y esperada.
[ E. FP, «SUMADORES,» 13 Nov 2019. [En línea]. Available:
VIII. CONCLUSIONES 5 https://www.youtube.com/watch?v=vdrRqimopt8. [Último
] acceso: 09 May 2020].
El análisis en cada circuito fue acertado, pues se
logró entender el funcionamiento de cada sistema
y su relación con los elementos de la lógica

También podría gustarte