c

ELECTRÓNICA DIGITAL

Laboratorio N° 04

“SIMPLIFICACIÓN DE FUNCIONES
LÓGICAS”

Alumno(s): Nota:

Semestre: 4-C23 Profesor:

Grupo: AB
Fecha:

2
 SIMPLIFICACIÓN DE FUNCIONES LÓGICAS

Objetivos

Usar el álgebra de Boole y teorema de De Morgan en la simplificación de funciones lógicas.

Introducción teórica

Llegar a implementar funciones lógicas implica resolver un problema, cuya solución está basada
en el Álgebra de Boole. Con ello se obtiene una función lógica o de conmutación, la cual, mediante la
aplicación de las compuertas digitales básicas existentes en el mercado, puede hacerse una
representación física de la solución

Es posible reducir expresiones de conmutación expresadas en una gran cantidad de términos a otra con
muy pocos términos, siendo ambas funciones equivalentes, utilizando solamente los teoremas del
Álgebra de Boole.

Existen dos formas básicas de minimizar funciones de conmutación:

 Por aplicación de los teoremas y postulados del Álgebra de Boole (algebraicamente).

 Por aplicaron de los métodos tabulares de simplificación (métodos numéricos).

Familias lógicas

La familia TTL es la tecnología que ha sido utilizada por varias décadas, en ella se encuentran las
compuerta básicas y algunas compuerta denominadas especiales debido a que poseen por ejemplo una
mayor cantidad de entradas. Estas Compuertas se encuentran implementadas en C.I. denominados
Chips los cuales son fabricados usando diferentes tecnologías, la TTL es una de ellas, pero no la única,
actualmente se utilizan poco, aunque aún se consigue fácilmente en el mercado. La familia ECL
presentaba una gran ventaja en sistemas que requerían operar a gran velocidad, pero ha sido sustituida
por la familia CMOS. Que se utiliza para circuitos que requieren de una gran densidad de componentes y
en sistemas que requieren poco consumo de energía y se ha convertido en la familia predominante en el
mercado. La familia BíCMOS, que es una combinación de CMOS y TTL se utiliza en forma selectiva para
casos en que la familia CMOS no puede manejar adecuadamente la corriente necesaria o la velocidad.

Equipos y materiales

Módulo entrenador DET 2220 Fuente de DC

PC con software de simulación Multímetro digital
Cables y conectores Pelacables

Procedimiento

DESARROLLO DE LAS UNIDADES DIDÁCTICAS

Realice las experiencias descritas en las unidades didácticas implementando en el entrenador los
circuitos solicitados.

3
 UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRACTICA: 3.11
1/1
ACTIVIDAD: TEOREMAS DE MORGAN TIEMPO: 1 h

3.11.1 OBJETIVOS 3.11.2. MATERIAL NECESARIO

Comprobar la veracidad de los Teoremas De Morgan Entrenador DET2220

3.11.3 SECUENCIA DE REALIZACIÓN 3.11.4. SECUENCIA DE REALIZACIÓN

a) Realizar los montajes de las figuras 3.11.1 y 3.11.2 y aplicar sucesivamente

todas las combinaciones de valores 1 y 0 en las entradas, comprobando el valor
de la salida para cada combinación de ellas y la equivalencia entre los montajes.

b) Obtener la tabla de verdad.

4
 3.11.5. CUESTIONARIO 3.11.6. PROPUESTA DE TRABAJOS

¿Qué beneficio se obtiene con los teoremas De Morgan? Investigue un ejemplo de un circuito grande y su equivalente simplificado.

5
 UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRACTICA: 3.12
1/1
ACTIVIDAD: PUERTA AND DE OCHO ENTRADAS TIEMPO: 1 h
3.12.1. OBJETIVOS 3.12.2. MATERIAL NECESARIO
Crear una puerta AND de ocho entradas a partir de 2 puertas de 4 entradas Entrenador DET2220

3.12.3. ESQUEMA /MONTAJE 3.12.4. SECUENCIA DE REALIZACIÓN

a) Realizar el montaje de la figura 3.12.1 y aplicar sucesivamente todas las

combinaciones de valores 1 y 0 en las entradas, comprobando el valor de salida
para cada combinación de ellas.

b) Obtener la tabla de verdad.

Figura 3.12.1

6
3.12.5. CUESTIONARIO 3.12..6. PROPUESTA DE TRABAJOS

1. ¿Por qué se desarrolla este tipo de circuito? Investigue el código de un integrado de compuerta AND que contenga 8 entradas

2. ¿Existen puertas AND de 8 entradas?

7
 UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRACTICA: 3.13
1/1
ACTIVIDAD: PUERTA OR/AND TIEMPO: 1 h
3.13.2. MATERIAL NECESARIO
3.13.1. OBJETIVOS
Comprobar la tabla de vedad de la puerta OR/AND y su circuito simplificado Entrenador DET2220

3.13.4. SECUENCIA DE REALIZACIÓN

3.13.3. ESQUEMA /MONTAJE
a) Realizar el montaje del circuito de la figura 3.13.1 y aplicar sucesivamente todas las
combinaciones de valores 1 y 0 en las entradas, comprobando el valor de salida para
cada combinación de ellas. Obtener la tabla de verdad.

M
Figura 3.13.1
b) Realice el montaje del circuito de la figura 3.13.2 y aplicar sucesivamente todas las
combinaciones de valores 1 y 0 en las entradas, comprobando el valor de salida para
cada combinación de ellas. Obtener la tabla de verdad.

Figura 3.13.2 M

8
3.13.5. CUESTIONARIO 3.13.6. PROPUESTA DE TRABAJOS

1. ¿El circuito de la figura 3.13.2 es el circuito simplificado del circuito de la figura 3.13.1? Dibuje el circuito interno de los integrados 4081 y 4071 e indicar a que compuertas
lógicas pertenece.

2. Utilice el algebra de Boole para demostrarlo.

9
 UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRACTICA: 3.9
1/1
ACTIVIDAD: CIRCUITO SIMPLIFICADO TIEMPO: 1 h
3.14.1. OBJETIVOS 3.14.2. MATERIAL NECESARIO
Construir un circuito .de puertas lógicas y compararlo con su circuito simplificado. Entrenador DET2220

3.14.3. ESQUEMA /MONTAJE 3.14.4. SECUENCIA DE REALIZACIÓN

a) Realizar el montaje de los circuitos de a figura 3.14.1 (a) y 3.14.1 (b) y obtener las tablas
Figura 3.14.1 de la verdad.

f f

3.14.5. CUESTIONARIO 3.14.6. PROPUESTA DE TRABAJOS

1. ¿Qué resultado tiene de la comparación de las tablas de verdad de los circuitos montados? Dibuje el circuito interno del integrado 4069 e indicar que de que compuerta lógica es.

10
OBSERVACIONES Y CONCLUSIONES

……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………
……………………………………………………………………………………………………………………………

11