Compuertas Lógicas PDF

Indice de Prcticas
Prctica No. 1.
Compuertas Lgicas Bsicas .. 1
Prctica No.2.
Comparador Lgico . 4
Prctica No. 3.
Reduccin de Funciones . 8
Prctica No.4
Circuitos Sumador y Restador Binario . 11
Prctica No.5.
Multiplexor y Demultiplexor .. 14
Prctica No.6.
Decodificadores . 18
Prctica No.7.
Biestables 21
Practica No. 8.
Registros de Corrimiento ... 24
Pracitca No.9.
Circuitos Contador Asincronos .. 28
Prctica No. 10
Circuitos Contador Sincronos
Prctica No. 11
Memorias .... 35
.. 31
Hojas de Datos Tcnicos. .... 39

Bibliografia ... 42
PRCTICA 1: COMPUERTAS LOGICAS BSICAS

OBJETIVO:
Comprobar el funcionamiento de las compuertas lgicas bsicas de la familia lgica de la electrnica digital (TTL) a
partir de sus tablas de funcionamiento.
INTRODUCCIN:
La electrnica digital ha alcanzado una gran difusin debido a que es relativamente sencillo y barato construir sistemas
digitales. La electrnica digital es aplicada en extensas reas de la actividad humana tales como: instrumentos de
medicin, computacin, calculadoras, aparatos de entretenimiento, equipo biomdico, telecomunicaciones, etc.
En la presente prctica se ver el anlisis de los dispositivos bsicos de la electrnica digital que son las compuertas
lgicas: AND, NAND, OR, NOR, NOT, OR EXCLUSIVA y NOR EXCLUSIVA.
La tabla de verdad es el elemento que nos define el funcionamiento exacto de la compuerta, y se obtendr con la ayuda
del LED como indicadores lgicos de la entrada y la salida de cada compuerta.
Cuando el LED encienda indicar 1 lgico (VCC) mientras que cuando el LED permanezca apagado indicar un 0
lgico o tierra (GND). Los diodos emisores de luz estarn conectados en serie con una resistencia, con el fin de limitar
la corriente que circula a travs de ellos.
ACTIVIDADES PREVIAS A LA PRCTICA:

1.
2.
3.
Simular los circuitos de las figuras 1.1 al 1.8.

Mediante el lgebra booleana obtenga las funciones resultantes de los circuitos de las funciones 1.7 y 1.8.
El alumno deber traer los circuitos armados al entrar al laboratorio
EQUIPO:
Fuente de voltaje de C.D.
MATERIAL:
Alambre telefnico para conexin
1
1
1
4
4
3
3
1 Circuito integrado 7400

Tableta de conexiones
Pinza de punta
Pinza de corte
Juegos de caimn caimn
Juegos de caimn banana
Resistencias de 330 a watt.
Diodos emisores de luz (LEDs)
PROCEDIMIENTO EXPERIMENTAL:
1) Cuidando la correcta polarizacin de los circuitos integrados (ver apndice) y considerando los estados lgicos de
las tablas que se muestra a continuacin, llene las tablas de verdad para los circuitos de las figuras de la 1.1 al 1.8.
Nota: Para el circuito de la figura 1.1, deje las dos entradas desconectadas (al aire) y observe qu pasa con
el led de salida.
Estados Lgicos
0V = 0 Lgico
5V = 1 Lgico
A
0
1
Figura 1.1
Tabla 1.1
Figura 1.2
Tabla 1.2
0
1
Figura 1.3
Tabla 1.3
Figura 1.4
Tabla 1.4
Figura 1.5
Tabla 1.5
1
Figura 1.6
1
Tabla 1.6
2
A
0
Figura 1.7
Tabla 1.7
Figura 1.8
Tabla 1.8
CUESTIONARIO
1.
2.
Obtenga la expresin booleana de cada uno de los circuitos armados en la prctica a partir de los resultados
obtenidos en las tablas.
Del circuito de la figura 1.1 a que estado lgico corresponde un datode entrada desconectada o al aire.
3. De las tablas de verdad 1.7 y 1.8, a que compuerta lgica corresponde cada arreglo de compuertas.
4.
Obtenga la tabla de verdad para los siguientes circuitos y diga a que compuerta lgica corresponde segn las
tablas de verdad.
5.
De acuerdo a los circuitos b y d del inciso anterior, diga qu funcin realiza una compuerta NOR y NAND con las
terminales cortocircuitadas.
CONCLUSIONES:
BIBLIOGRAFIA:
PRCTICA 2: COMPARADORES LOGICOS

OBJETIVO:
Introducir al alumno en el conocimiento y utilizacin de los circuitos integrados de la familia digital TTL,
mediante la combinacin de compuertas lgicas de dicha familia.
INTRODUCCION:
En la actualidad, prevalecen bsicamente algunas familias de circuitos integrados digitales. A saber:
-
RTL (Lgica resistortransistor)

DTL (Lgica diodotransistor)
TTL (Lgica transistor-transistor)
ECL (Lgica acoplo-emisor)
IIL (Lgica de inyeccin integrada)
HIL (Lgica de alto umbral)
MOS (Lgica metal-oxido-semiconductor)
CMOS (Lgica metal-oxido-semiconductor complementaria)
Etc.
Las diversas familias tienen diferente aplicacin, segn su velocidad, potencia, inmunidad al ruido, consumo
de energa, grado de integracin y costo, principalmente. Cabe destacar entre los circuitos integrados
digitales a la familia TTL, puesto que es el ms verstil y de bajo costo por lo que ser la familia lgica que
generalmente se emplear en este curso de laboratorio.
La compuerta bsica ms verstil de la familia TTL es la NAND, a partir de la cual se harn varios
arreglos para realizar diversas funciones lgicas tiles. La utilizacin de compuertas NAND de dos entradas
(circuito integrado 7400) para suplantar otras compuertas puede tener, en algunas aplicaciones, ciertas
ventajas.

1. Simular los circuitos de las figuras 2.1, 2.2 y el diseo que se pide.
2. Mediante el lgebra booleana obtenga las funciones resultantes de los circuitos de las funciones 2.1 y 2.2.
2. Investigar cmo funciona un circuito de colector abierto y de tercer estado.
3. El alumno deber traer los circuito armado al entrar al laboratorio.
EQUIPO:
1 Fuente de voltaje de C.D.
MATERIAL:
1
1
1
4
4
3 Diodos emisores de luz
Pinza de corte
3 Resistencias de 330 a watt.
Pinza de punta
Alambre telefnico para conexin
Definir los circuitos integrados utilizados en la prctica y en los diseos
1) Arme los circuitos de las figuras de la 2.1, hasta la 2.3, observe las salidas indicadas en cada uno de los
circuitos. Aqu se muestran comparadores de magnitud para cada uno de los circuitos.
2) Llene las tablas de verdad de las figuras de la 2.1 a la 2.3 observando para las todas las funciones
resultantes, que diodo luminoso se prende cuando A>B, A<B, A=B, B=C y cuando A=C.
0
0
F1
F2
F3
Figura 2.1
F4
F5
F6
Figura 2.2
5
F7
F8
F9
F7
F8
F9
Figura 2.3
3) Diseo 1: Se desea disear un comparador lgico de dos nmeros, cada uno de ellos de 2 bits en el
cual nicamente se tendr salida cuando el primero sea mayor que el segundo (A1A0 > B1B0). Dicho
diseo debe de emplearse con el menor nmero de compuertas lgicas posibles de 2 entradas.
Para este diseo se emplear la tabla de verdad del circuito a disear y se reducir la funcin por mapas de
Karnaugh, tabla 2.4.
B1
B0
A1
A0
A1
B1 A0 00
B0
0
00
01
11
10
01
11
10
F = A1B1 + A0B1B0 + A1A0B0
F = A1B1 + [A0(B1B0) + (A1A0)B0]
Tabla 2.4
Arme el circuito de la funcin de la tabla 2.4 y compruebe su funcionamiento con la tabla.
CUESTIONARIO:
1) La tabla de verdad de las funcines F2 y F5, a que compuerta lgica corresponden cada una.
2) Analizando las tablas de verdad de las funciones desde F1 hasta F9 mencione cual funcin de las 9 que
se presentan anteriormente corresponde para tener el caso de A>B
3) De forma similar cuales corresponden para, A<B, A=B, B=C y A=C.
4) Cmo construira una compuerta NAND de 4 entradas, empleando solamente compuertas NAND de
2 entradas? Justifique su diseo.
CONCLUSIONES:
BIBLIOGRAFIA:
PRCTICA 3: REDUCCIN DE FUNCIONES

OBJETIVO:
Introducir al alumno a la solucin de problemas lgicos, mediante la aplicacin del lgebra de Boole y mtodos de
minimizacin comunes, adems, incrementar la habilidad del estudiante en el manejo de circuitos integrados digitales.
INTRODUCCION:
Dada la necesidad de que los alumnos aprendan a solucionar con facilidad diversas funciones lgicas reales, mediante
componentes electrnicos, aqu se vern 2 problemas lgicos, para cuya solucin se siguen 3 pasos fundamentales:
a) Expresin de las funciones booleanas que satisfagan el problema
b) Minimizar las funciones booleanas
c) Implementacin de las funciones minimizadas por medio de compuertas lgicas digitales.
Para la solucin de cualquier problemas y poder plasmarlo con circuitos integrados, estos llevarn los pasos
mencionados anteriormente, por lo que el alumno disear y armar los circuitos lgicos y comprobar su tabla de
verdad.
El alumno deber manejar los conceptos de lgebra de Boole, compuertas lgicas, minimizacin de funciones lgicas e
implementacin de funciones con circuitos integrados digitales.

1.
2.
3.
4.
Simular los circuitos de los diseos que se piden en sta prctica.

Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica
Mediante el lgebra booleana obtenga las funciones resultantes de los diseos
EQUIPO:
1 Fuente de C.D.
MATERIAL:
1
1
1
4
4
3
3
2 Capacitores de 47 uF
Pinzas de corte
2 Capacitores de 10 uF
Pinza de punta
Alambres telefnico para conexiones
Resistencias de 330 a watt.
Diodos emisores de luz
1) Diseo 1: El equipo de ftbol Atltico Lgico F.A. (A.L.F.A.) juega en una liga que consta de 9 equipos, en
total. Si asignamos a cada equipo con un nmero del 0 al 8, siendo el A.L.F.A. el equipo con el nmero 8, los
pronsticos de resultado, al jugar este ltimo con cualquiera de los otros ocho equipos, sern los mostrados en la
Tabla 3.1.
ATLETICO LGICO F.A.

EQUIPO
GANA
EMPATA
PIERDE
X
NO JUEGA CONTRA EL MISMO
Tabla 3.1
Ntese que el resultado con algunos equipos no se puede predecir con exactitud, por lo que el partido est
marcado con ms de una X.
Empleando las tcnicas de reduccin de funciones, disee un circuito combinacional para visualizar en los
leds las funciones de G (gana), E (empate) y P (pierde). Compruebe la tabla de verdad de su diseo con el fin de
observar si concuerda con los pronsticos definidos en la tabla 3.1.
2) Diseo 2: Se desea disear un circuito que indique si una transfusin de sangre es posible entre dos
grupos sanguneos determinados. El circuito deber tener dos juegos de terminales de entrada, uno para
el cdigo del grupo sanguneo que pretende donar y otro para el cdigo del receptor. La tabla 3.2 indica
las leyes que rigen la compatibilidad entre los grupos sanguneos O, A, B y AB.
DONADOR
RECEPTOR
TRANSFUSIN
SI
SI
SI
AB
SI
NO
SI
NO
AB
SI
NO
NO
SI
9
AB
SI
AB
NO
AB
NO
AB
NO
AB
AB
SI
Tabla 3.2
Si se codifican los grupos sanguneos en base a la tabla 3.3, disee un circuito combinacional que represente la
compatibilidad existente entre los grupos sanguneos, dicho diseo deber de tener la menor cantidad posible de
compuertas lgicas.
Tipo de sangre
AB
Cdigo
00
01
10
11
Tabla 3.3
Compruebe la tabla de verdad de su diseo con el fin de observar si concuerda con las leyes de compatibilidad de
transfusin.
Arme el circuito mostrado en la figura 3.1. Observe su funcionamiento y comntelo.
Figura 3.1
Cambie los capacitores de 47 uF por los de 10 uF., y observe lo que sucede
CUESTIONARIO:
1.- Disee un circuito que satisfaga la tabla de verdad 3.1 empleando exclusivamente compuertas NAND de
2 entradas.
2.- Del circuito de la figura 3.1 que sucedi al cambiar los capacitores.
CONCLUSIONES:
BIBLIOGRAFIA:
10
PRCTICA 4: circuito sumador y restador BINARIO

OBJETIVO:
Comprobar el funcionamiento de circuitos digitales capaces de ejecutar operaciones aritmticas elementales,
mediante la implementacin y prueba de sumadores y restadores con circuitos integrados.
INTRODUCCION:
Dada la naturaleza binaria (unos y ceros) de los sistemas digitales, la realizacin de operaciones aritmticas
comunes no requieren de circuitos de alta complejidad en ellos, por lo que dichos sistemas han encontrado un
campo de aplicacin cada vez mayor. Considerando esto, se observa la gran importancia que reviste el que el
alumno se familiarice con algunos de los circuitos digitales aritmticos ms elementales. Para ello, esta
prctica trata tres secciones: la primera involucra un medio sumador y un medio restador de un bit; la
siguiente, muestra un circuito que realiza la funcin de sumador completo o restador completo, dependiendo
de una entrada de control. Finalmente, se tiene un circuito integrado comercial que efecta la suma completa
de dos datos de 4 bits cada uno.
Para la realizacin de esta prctica es necesario que el alumno conozca la diferencia entre un medio-sumador
o restador y un sumador o restador completo, adems de dominar la aritmtica binaria.
Simbologa utilizada:
A= audendo (en suma) o minuendo (en resta),
B= adendo (en suma) o sustraendo (en resta),
S= resultado de una suma A+B A+B+Ci ,
R= resultado de una resta A-B A-B-Bi ,
Cyi= acarreo de entrada (de una suma anterior),
Cyo= acarreo de salida (de la suma efectuada),
Bwi= debe de entrada (de una resta anterior),
Bwo= debe de salida (de la resta efectuada).

1.
2.
3.
4.
5.
Simular los circuitos de los diseos que se piden en sta prctica.

Investigar la configuracin de los Circuitos Integrados utilizados en esta prctica
Mediante el lgebra booleana obtener las funciones resultantes de los diseos
Cmo conectara una compuerta NOR-EXCLUSIVA (OR-EXCLUSIVA) para que funcione como un circuito
inversor?
EQUIPO:
1 Fuente de C.D.
MATERIAL:
1
1
1
4
4
2
2
Pinza de punta
Pinza de corte
Diodos emisores de luz
Resistencias 330 ohm, W
Alambre telefnico para conexiones
11
Construya el circuito medio sumador de la Fig. 4.1, cuidando de alimentar correctamente cada componente,
llene la tabla de verdad.
A
Cyo
Figura 4.1
1) Agregue una compuerta NAND arreglada como inversor al circuito anterior de manera que sea similar al mostrado
en la figura 4.2 (medio restador) y llene la tabla.
Bwo
Figura 4.2
2) Diseo1: Disee un circuito sumador/restador completo y llene la tabla 4.1 y 4.2, de tal manera que si:
X = 0 funcione como sumador
X = 1 funcione como restador
Para X = 1
Para X = 0
A
Bwi
Cyi
Tabla 4.1
Cyo
Bwo
Tabla 4.2
12
3) Diseo 2: Disee un circuito restador de 4 bits empleando el circuito integrado 7483 (sumador de 4 bits) y
compruebe el diseo llenando la tabla 4.3 para los siguientes casos.( Ai - Bi - Cyi)
A3-A0
B3-B0
Cyi
15
12
15
Introduzca los valores necesarios en binario para las entradas de Ai, Bi y Cyi, anote los resultados de las sumas
correspondientes en la Tabla 4.3. Nota: Observe que la tabla de verdad completa para el 7483 tendra 512 estados
No.
A3
A2
A1
A0
B3
B2
B1
B0
Cyi
S3
S2
S1
S0
Cyo
Decimal
1
2
3
4
Tabla 4.3
CUESTIONARIO:
1) Cul es la diferencia entre un sumador completo y un medio sumador?
2) Diseo de un restador de 4 bits empleando un C.I. 7483 (sumador de 4 bits);
a) Por complemento a 2.
3) Dibuje el circuito de un sumador completo de 16 bits, empleando circuitos integrados 7483.
CONCLUSIONES:
BIBLIOGRAFIA:
13
PRCTICA 5: multiplexor y demultiplexor
OBJETIVO:
Comprobar el funcionamiento de los sistemas multiplexores y demultiplexores en circuitos selectores y
decodificadores de informacin binaria, as como en transmisores y receptores de datos.
INTRODUCCION:
Cuando se tienen varias entradas y una sola salida y se desea seleccionar una sola de las entradas para que pase a la
salida, se utiliza un circuito multiplexor, mientras que cuando se tiene el caso opuesto (una entrada y varias salidas)
y se desea activar con la entrada una sola de las salidas, se emplea un demultiplexor. Debido al funcionamiento de
estos circuitos, se suele llamarlos selectores (el demultiplexor tambin puede trabajar como circuito decodificador).
En la presente prctica se probar, primeramente, la funcin de seleccin de un multiplexor integrado de 4 entradas,
doble, introduciendo datos a sus entradas y observando cmo responde la salida con cambios en las terminales
selectoras. Posteriormente, se probar un demultiplexor, para finalmente tener un pequeo sistema de transmisin
de datos binarios en serie multiplexado.

1.
2.
3.
4.
Simular los circuitos de los diseos que se piden en esta prctica

Justifique los diseos para el punto 1 (tablas de verdad, mapas de Karnaugh, algebra booleana, etc.)
EQUIPO:
1 Fuente de C.D.
MATERIAL:
1 Tableta de conexiones
1 Pinza de punta
1 Pinza de corte
4 Juegos de caimn caimn
4 Juegos de caimn banana
4 Resistencias 330 ohm, W
1) Diseo 1: Disear un circuito combinacional empleando circuitos multiplexores de 4 x1 para conocer la salida de
voltaje de una batera, para la cual se han conectado a esta 4 sensores (A, B, C y D) figura 5.1 y que se tienen los
siguientes voltajes como salida de los sensores.
14
B
A
T
E
R
I
A
S
E
N
S
O
R
E
S
+
-
M
U
L
T
I
P
L
E
X
O
R
E
S
B
C
D
F1
F2
(74153)
F3
Fig. 5.1
Cuando el voltaje en la batera es mayor a 12.0 volts, el sensor A lo detecta y manda una seal de 1 lgico.
Cuando el voltaje en la batera es mayor a 13.5 volts, el sensor B lo detecta y manda una seal de 1 lgico.
Cuando el voltaje en la batera es mayor a 16.0 volts, el sensor C lo detecta y manda una seal de 1 lgico.
Cuando el voltaje en la batera es mayor a 11.0 volts, el sensor D lo detecta y manda una seal de 1 lgico.
La funcin de salida F1 manda una seal (led encendido) donde indica que el voltaje en la batera se encuentra
entre el rango de 12 V < Vbatera < 16 V
La funcin de salida F2 manda una seal (led encendido) indicando que el voltaje en la batera es de:
Vbatera < 12V o Vbat > 16 V
La funcin de salida F3 manda una seal (led encendido) donde indica que el voltaje en la batera se encuentra en el
rango de 13.5 V < Vbatera > 16 V.
Salidas
Entradas
F1
F2
F3
15
Tabla 5.1
2) Diseo 2: Disee un circuito para configurar la figura 5.2, en este circuito la salida del multiplexor pasa la
informacin seleccionada a la entrada del demultiplexor en una manera similar a los sistemas de comunicacin
digital por multiplexaje de 4 salidas.
Vcc
TRANSMISOR
LINEA
DE
TRANSMISIN
RECEPTOR
1Y0
1C0
DAT0S
1C1
1C2
1C3
Y1
1C
MULTIPLE
XOR
1G
(TRANSMISOR)
(74153)
DEMULTI
PLEXOR
(RECEPTOR)
(74155)
1Y1
1Y2
1Y3
G1
A
SELECTORES
S0 S1
Fig. 5.2
a. Ponga las datos deentradas con 1CO = 1C3 =1 y 1C1 = 1C2 = 0, y variando las entradas selectores SO y S1,
proceda a llenar la Tabla 5.1a.
b. Cambie las entradas 1C0 = 1C1 = 1C2 = 1C3 = 0, complete la Tabla 5.1b.
c. Site ahora 1C0 = 1C3=0 y 1C1 = 1C2 = 1, complete la Tabla 5.1c.
d. Ponga 1CO = 1C1 = 1C2 =1 C3 = 1, complete la Tabla 5.1d.
16
Tabla
S1
S0
1Y2
1Y3
1Y0
1Y1
1Y2
1Y3
1Y0
1Y1
1Y2
1Y3
1Y0
1Y1
1Y2
1Y3
1Y1
1Y0
1
Tabla 5.1
CUESTIONARIO:
1) Mencione y explique alguna otra aplicacin de los circuitos integrados multiplexores.
2) Elabore la tabla de verdad caractersticas del Demultiplexor/decodificador 74155 y explique su funcin,
basndose en los resultados obtenidos en la Tabla 5.1.
3) Si se desea emplear el circuito integrado 74155 como decodificador de 8 salidas, cmo se conectaran sus
terminales?
4) Cuntos cables tendra una lnea de transmisin multiplexada semejante a la de la Fig. 5.2, pero para 8 salidas?
Haga el diagrama a bloques.
5) Qu ventajas o desventajas presenta un sistema de transmisin multiplexado sobre uno que enve las
informaciones a todas las salidas simultaneamente?
CONCLUSIONES:
BIBLIOGRAFIA:
17
PRCTICA 6: DECODIFICADORES
OBJETIVO:
Diseo de circuitos decodificadores y comprobar experimentalmente el funcionamiento de los sistemas estos
sistemas, as como la visualizacin de los datos en un exhibidor numrico de 7 segmentos(display).
INTRODUCCION:
Se desea disear funciones lgicas empleando circuitos integrados decodificadores as como construir un circuito
combinacional que decodifique los nmeros binarios del cero al nueve en un exhibidor numrico de 7 segmentos.
La utilizacin del exhibidor numrico es importante para visualizar en nuestro sistema decimal lo que ocurre con las
combinaciones binarias.
En la presente prctica se comprobar primeramente el diseo de una funcin empleando CIs decodificadores
comerciales, por tanto el alumno deber de investigar los tipos de circuitos existentes y cul podra ser utilizado
para la implementacin de los circuitos.

1.
2.
3.
4.
Simular los circuitos de los diseos que se piden en esta prctica

Justifique el diseo del punto 1.
EQUIPO:
1 Fuente de C.D.
MATERIAL:
1 Pinza de punta
1 Pinza de corte
1.- Diseo 1: Disee el circuito del punto 1 de la prctica anterior pero ahora empleando C.I.s
decodificadores y llene la tabla 6.1
18
Salidas
Entradas
D
F3
F1
F2
Tabla 6.1
2.- Arme el circuito que se muestra en la figura 6.1 y llene la tabla 6.2
a
a
A
B
C
DECODER
(7447)
d
e
e
f
g
TIL 312
o
equivalente
Figura 6.1
19
Entradas
Smbolo
Salidas
LT
RBI
Tabla 6.2
CUESTIONARIO:
1. Dibuje el diagrama del circuito utilizando el C.I. 7448 y TIL313 ( o equivalente), justifique el diseo.
2. Para el C.I. 7447 mencione cual es la funcin para RI/RBO
CONCLUSIONES:
BIBLIOGRAFIA:
20
PRCTICA 7: circuitos biestables

OBJETIVO:
Comprobar las tablas de verdad caractersticas de los circuitos biestables, ms comunes
Describir el efecto que produce el cambio de datos en las terminales del biestable.
INTRODUCCION:
Dentro de los circuitos regenerativos o secuenciales, se encuentra el multivibrador biestable o FLIP-FLOP, que en
su forma ms simple es conocido como LATCH.
Durante el desarrollo de esta prctica se implementarn, con ayuda de circuitos integrados, dos biestables simples
(el biestable S-R elemental y el S-R con habilitador y dos biestables dinmicos (el biestable D y el biestable J-K
maestro-esclavo). As, se probarn las entradas de datos y de control de cada biestable, observando el efecto que sus
combinaciones hacen sobre las salidas.
Es importante hacer notar la especial funcin que realiza la entrada de reloj (CK) con los biestables dinmicos, por
lo que se le sugiere al alumno especial cuidado en la realizacin de esta prctica.

1. Simular los circuitos presentados en esta prctica
2. Investigar las configuracin de los Circuitos Integrados utilizados en esta prctica
3. El alumno deber traer los circuitos armados al entrar al laboratorio
EQUIPO:
1 Fuente de voltaje de C.D.
MATERIAL:
1 Pinza de punta
1 Pinza de corte
Definir los circuitos integrados utilizados en la prctica y los diseos
1.- Arme el circuito de la figura 7.1 y 7.2 y llene sus tablas correspondientes.
Figura. 7.1
Figura 7.2
21
CK
Tabla 7.1
Tabla 7.2
3.- Arme el circuito de la figura 7.3 y dando los valores que se muestran en la tabla 7.3 y obtenga las salidas para Q
y Q.
PR
PR
Vcc
4K7
CK
CK
CK
CK
Q
CL
Figura. 7.3
ENTRADAS
Q
J
CL
Figura 7.4
SALIDAS
22
No.
PR
CL
CK
No.
PR
CL
CK
10
11
10
12
11
13
12
14
13
15
14
16
15
16
Tabla 7.3
ENTRADAS
SALIDAS
Q
Tabla 7.4
4.- De igual manera arme el circuito de la figura 7.4 y dando los valores que se muestran en la tabla 7.4, obtenga las
salidas para Q y Q.
5.- Ahora conecte J = K = 1 y con una seal Vi (en CK) cuadrada de 5V a 0.1Hz observe el funcionamiento de los
leds.
6.- Cambiando la seal de Vi a 1Khz, grafique la seal de CK y Q que se pueden observar en el osciloscopio.
Ponga especial atencin en las frecuencias y fases.
CUESTIONARIO:
1) En vista de que, por definicin, Q y Q deben mantenerse en estados opuestos, diga cul condicin, si la hay,
que no debe existir en las entradas de los biestable de las Figs. 7.1 y 7.2.
2) En base a las tablas 7.1 y 7.2 elabore la tabla caracterstica del biestable correspondiente.
3) En base a las Tablas 7.3 y 7.4, elabore las tablas caractersticas para los biestables D y J-K, respectivamente.
4) Con qu tipo de pulsos o flancos en CK se transfiere la informacin en el biestable D (figura 7.3), y en el
biestable J-K maestro-esclavo (figura 7.4)?
5) Cul es la relacin de frecuencias entre la seal en CK y la seal en Q, obtenidas en el punto 6 del desarrollo?
CONCLUSIONES:
BIBLIOGRAFIA:
23
PRCTICA 8: REGISTROS DE CORRIMIENTO

OBJETIVO:
Mostrar al alumno el comportamiento y las caractersticas de un registro de corrimiento en circuito integrado, as
como una aplicacin del mismo.
INTRODUCCION:
Dado que los registros de corrimiento son dispositivos que pueden convertir un grupo de datos en paralelo a una
cadena serie o viceversa, guardar informacin provisionalmente o introducir retardos controlables, tienen gran
aplicacin en sistemas de conteo y transmisin de datos.
En esta prctica se muestra al alumno como se difunde o corre un dato introducido en serie por un registro de
corrimiento contenido en un circuito integrado comercial. A su vez, se hacen pruebas para observar la carga de
datos en paralelo el circuito integrado y como pueden ser transmitidos estos datos en serie hasta otro registro de
corrimiento puesto a cierta distancia.
Es importante que el alumno tenga claros conocimientos sobre registros de corrimiento para poder llevar a cabo esta
prctica, adems que debe proceder con cuidado, dado que esos dispositivos son circuitos sncronos y dinmicos,
por lo que la secuencia de la prueba es importante.

1. Simular los circuitos que se presentan en la prctica.
EQUIPO y MATERIAL:
El alumno definir el equipo y material necesario para el desarrollo de esta prctica.
1) Arme el circuito de la Fig. 8.1 en el extremo izquierdo de la tableta de conexiones, cuidando de alimentar
correctamente los componentes. El microinterruptor S1 es el control de corrimiento del circuito.
S/P (PE) Permite cargar los datos puestos en serie o en paralelo
CL (MR) Forza la salidas de los Flip- Flips a cero
EP0-3 (P0-3) Entrada de datos en paralelo
ES (J, K) Entrada de datos en serie
CK (CP)
Seal de reloj
2) Ajuste la seal de Vi = 0.2Hz con una seal cuadrada de 5V. El diodo luminoso DL5 indicar los estados
alto (prendido) y bajo (apagado) de la seal de reloj que se introducir en CK del registro de corrimiento.
3) Coloque momentneamente CL = 0 para forzar las salidas Qs (desde a hasta d) de los flip-flos a ceros y
llene la primera lnea de la tabla 8.1.a.
4) Ponga ahora S/P = 1 para permitir con ello la entrada de datos serie y ES = 1 para datos serie.
24
CL
Entrada
Serie
ES
S/P
MR
PE
EP0
P2
EP3
Qb
Q2
Qc
Q3
(74195)
P1
EP2
Qa
Q1
P0
EP1
Entrada
Paralelo
Q0
Qd
P3
CP
CK
Vcc
S1
Figura 8.1
Vi
DL5
5) Oprimiendo el control de corrimiento de S1, cuando DL5 est apagado y manteniendo oprimido dicho
interruptor para permitir el paso de la seal de reloj, llene la tabla 8.1.a.
No.
CK
----
Qb
Qc
Qd
No.
CK
Qa
----
Qd
Qc
Qb
Qa
Tabla 8.1.a
Tabla 8.1.b
6) Cambie ahora ES = 0 y repitiendo el inciso 5 llene la Tabla 8.1.b.

7) Ahora coloque las entradas EP0 = EP2 = 1 y EP1 = EP3 = 0; con S/P = 0.
8) Vuelva a oprimir el control S1 cuando DL5 est apagado y sultelo inmediatamente cuando este mismo se
prenda; con este procedimiento se deben cargar los datos paralelos en el registro de corrimiento. Anote los
estados desde Qa hasta Qd en el primer rengln de la Tabla 8.2.a.
9) Ponga ahora S/P = 1 y ES = 0, repita el inciso 5 para llenar la tabla 8.2.a.
25
10) Ahora con EP0 = EP1 = 0, EP2 = EP3= 1 y S/P = 0, repita el paso 8 y anote los estados de las salidas en el
primer rengln de la Tabla 8.2.b.
11) Cambie S/P = 1 y ES = 0, repita el paso 5, para terminar de llenar la Tabla 8.2.b.
No.
0
No.
----
Qa
Qb
Qc
Qd
CK
CK
----
Qd
Qc
Qb
Qa
Tabla 8.2.a
Tabla 8.2.b
12) Construya el circuito de la Fig. 8.2, dicho circuito simula un sistema para transmitir datos digitales en serie.
13) Ponga los datos que se van a transmitir como sigue: EP0 = EP3= 1 y EP1= EP2 = 0. Note que las entradas
paralelo del segundo registro de corrimiento (EP0, EP1, EP2, EP3) no se utilizan y se deben conectar a tierra.
14) Ahora con S/P = 0 para poder cargar los datos paralelo en el transmisor y borrar las salidas del receptor.
15) Oprimiendo el control de corrimiento S1 cuando DL5 est apagado y soltndolo inmediatamente cuando DL5
se prenda, en seguida ponga S/P = 1 para funcionamiento serie.
LNEA DE TRANSMISIN
TRANSMISIN
CL=5v
S/P
MR
PE
J
K
EP0
Entrada
Paralelo
EP1
EP2
EP3
P0
P1
P2
P3
RECEPCIN
J
K
Q0
Q1
Q2
Q3
S/P
CL
SINCRONIA
MR
PE
Q0
Q1
Q2
DATOS
CP
CP
Q3
Qa
Qb
Qc
Qd
CK
S1
Vcc
Figura 8.2
Vi
26
16) Anote los valores iniciales desde Qa hasta Qd en el primer rengln de la Tabla 8.3.a. Oprima el control S1
cuando DL5 est apagado y mantngalo as mientras llene la Tabla 8.3.a
No.
CK
----
Qb
Qc
Qd
No.
CK
Qa
----
Qd
Qc
Qb
Qa
Tabla 8.3.a
Tabla 8.3.b
17) Repita los pasos anteriores necesarios para poder cargar los datos del primer registro y correrlos al segundo
registro con; EP0 = EP3= 0 y EP1= EP2 = 1 y llenar la tabla 8.3.b.
CUESTIONARIO:
1) En qu momento del pulso del reloj (CK) ocurre el corrimiento en los circuitos armados durante esta prctica.
2) En el paso 5 y 6 del desarrollo, cuntos pulsos de reloj se requirieron para transferir el dato serie de entrada a
todas las salidas del registro de corrimiento?
3) Para el circuito de la Fig. 8.2, cuntos pulsos de reloj se requieren para obtener la informacin correcta en el
receptor? Explique.
4) Qu utilidad tiene la lnea de sincrona en el circuito de la Fig. 8.2?
5) Qu ventajas o desventajas presenta transmitir datos en serie, sobre transmitirlos en paralelo?
CONCLUSIONES:
BIBLIOGRAFIA:
27
PRCTICA 9: CONTADOR asncronos

OBJETIVO:
Determinar el funcionamiento de un contador asncrono implementado con biestables (Flip-Flop) J-K), a travs de
su tabla de verdad.
INTRODUCCION:
Los contadores con sistemas secuenciales tienen una sola entrada para seales pulsantes, cuyo estado interno en
cada instante representa el nmero de impulsos que se le han aplicado.
Para la realizacin de los contadores se utilizan los elementos biestables sincronizados por flancos, que poseen dos
estados internos. Los contadores asncronos son aquellos en los que las variables de estado interno no cambian
simultneamente. Los pulsos que se desean contar no se aplican al reloj de todos los biestables, sino nicamente el
primero, y los reloj de los dems biestables es gobernada por las salidas de los que les preceden.
En la siguiente prctica se utilizarn 4 biestables para construir un contador asncrono de 4 bits, que cuente en forma
ascendente y descendente . Se verificar tambin la funcin del SET y RESET, como controladores de la secuencia
de conteo en estos circuitos.

1. Simular los circuitos presentados en la prctica y los diseos.
2. Justifique los diseos para esta prctica.
EQUIPO y MATERIAL:
1) Con una seal de reloj de 0.2 Hz, arme el de la figura 10.1 y llene la tabla 10.1
Vcc
J
CK
S1
PR
PR
PR
PR
CL
CL
CL
(7476)
CL
Figura 9.1
28
CK
Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Tabla 9.1
2) Vare la frecuencia del generador a 1 Khz y con ayuda del osciloscopio grafique las seales para CK, A, B, C D.
3)
4)
Diseo 1.- Disee un circuito secuencial asncrono (contador asncrono) ascendente para que cuente en BCDexc3
y llene la tabla 9.2.
Diseo 2.- Disee un circuito secuencial asncrono (contador asncrono) descendente que cuente desde 12 hasta 3
y llene la tabla 9.2.
Circuito Secuencial Asncrono Ascendente
Circuito Secuencial Asncrono Descendente
CK
A
Decimal
Decimal
0
1
29
2
3
4
5
6
7
8
9
10
Tabla 9.2
5)
Arme el circuito de la figura 9.2 y observe que sucede cuando el interruptor est en el punto A y posteriormente
cuando est en el punto B.
Sw1
5V
Vcc
J
CK
PR
CK
CL
PR
CK
CK
PR
CL
CL
PR
CL
CK
Vcc
A
Figura 9.2
30
CUESTIONARIO:
1. Qu relacin hay entre CK, A, B, C y D, con respecto a la frecuencia para el circuito de la figura 9.1?
2. Analice el circuito de la Fig. 9.2 y diga:
a) Qu sucede cuando el interruptor Sw1 se encuentra en la posicin A de la figura 9.2?
b) Qu sucede cuando est en la posicin B?
CONCLUSIONES:
BIBLIOGRAFIA:
31
PRCTICA 10: CONTADOR SNCRONO

OBJETIVO:
Disear, implementar y observar el funcionamiento de un contador sncrono con Biestables J-K (Flip-Flop J-K) para
secuencia de conteo aleatorio.
INTRODUCCION:
En los contadores sncronos, la seal de reloj es aplicada simultneamente a todos y cada uno de los biestables.
En este tipo de contadores, todos los Flip-Flops cambian su estado de salida al mismo tiempo, independientemente de
la posicin de la conexin en cascada. Todos los Flip-Flops del contador sncrono, por tanto, se deben de activar desde
la misma seal de reloj, requiriendo entonces compuertas lgicas adicionales para activar o desactivar las entradas de
los flip-flops (que no necesariamente deben de ser del tipo T) en los instantes apropiados.
Para la elaboracin de esta prctica, el alumno previamente disear un contador sncrono (con Flip-Flops J-K y con un
mnimo de compuertas NAND).
Se describirn los pasos necesarios para la elaboracin de la prctica segn los resultados obtenidos al diseo previo
del contador sncrono.(pasarlo al previo)
EQUIPO Y MATERIAL:

1.
2.
3.
4.
Simular los circuitos presentados en la prctica y los diseos.

Justifique los diseos para esta prctica.
1) Arme el circuito de la figura 10.1 y llene la tabla 10.1, oprimiendo el botn Sw para el tiempo t0
Vcc
J
CK
Sw
PR
CL
CL
PR
CK
CK
CK
PR
CL
CK
PR
CL
Figura 10.1
32
CK
Decimal
0
1
2
3
4
5
6
7
8
9
10
11
Tabla 10.1
2)
Diseo 1: Disear un circuito secuencial sncrono con F.F. J-K en base al diagrama de estados de la
figura 10.2, los estados que no se encuentran en el diagrama el alumno definir donde se van a
conectar, compruebe el funcionamiento.
0
0
1
10
0
1
1
6
11
1
5
0
0
1
0
15
1
3
Figura 10.2
33
CUESTIONARIO:
1. Qu relacin hay entre CLK, A, B, C y D, con respecto a la frecuencia para elcircuito de la figura 9.1?
2. Para el circuito de la figura 9.1, cual es su funcionamiento de dicho circuito.
3. Como conectara el circuito de la figura 9.1 para que funcione como contador sncrono descendente?
CONCLUSIONES:
BIBLIOGRAFIA:.
34
PRCTICA 11: MEMORIA DE ACCESO ALEATORIO (RAM)

OBJETIVO:
Inducir al alumno a la comprensin de los procesos que se requieren para escribir o leer informacin en una
memoria de acceso aleatorio de estado slido elemental.
INTRODUCCION:
De nadie es ajeno el hecho de que estamos viviendo una especie de nueva Revolucin Industrial, en la cual
la computacin es la base. El rpido desarrollo que ha tenido la computacin digital en nuestra poca se debe
principalmente a la mejora en la tecnologa de fabricacin de circuitos integrados que realizan funciones
especiales: ste es el caso de las memorias de acceso aleatorio (RAM).
Aunque todas las RAM que se venden en circuitos integrados son de alta escala de integracin, es
interesante el estudio de una pequea memoria de 4 localidades de 2 bits cada localidad, como la que muestra
la presente prctica.
Una parte importante en el estudio de las memorias, es el estudio de sus diagramas de tiempo, o sea, las
secuencias que se deben seguir para leer o escribir en memoria algn dato.
El sistema de memoria de acceso aleatorio lectura/escritura (de 4 x 2) de la Fig. 11.1 emplea 5 circuitos de
baja y mediana escala de integracin para simular todas las caractersticas de una RAM comercial, y poder
as leer o escribir informacin binaria en ella.
As este sistema se puede dividir en cuatro partes: la seccin de entrada de datos, la seccin de seleccin de
escritura, la seccin de unidades de memoria y la seccin de seleccin de salida (ver Fig. 11.1).
Es requisito para la realizacin de esta prctica que el alumno ya domine los circuitos selectores,
decodificadores y biestables, que sern utilizados aqu.

1. Simular los circuitos presentados en la prctica y los diseos.
EQUIPO Y MATERIAL:
1) Arme el circuito de la Fig.11.1, dicho circuito es un sistema de memoria de acceso aleatorio de 4 localidades
de 2 bits.
2) Una vez armado el circuito no desconecte la alimentacin de voltaje en ningn momento, a menos que se
indique lo contrario expresamente.
3) Identifique las terminales del sistema RAM (lectura/escritura) de la Fig. 11.1 como sigue:
A1, A0
Lneas de entrada de direccionamiento (address); sirven para seleccionar una de las 4 localidades de
memoria.
DI1, DI0 Lneas de entrada de datos (data input); cada palabra de 2 bits se introduce en la localidad de memoria
seleccionada por medio de estas entradas.
CS
Sem. 2014-I
Seleccin de sistema (chip select); cuando se encuentra en estado bajo activa al sistema de memoria,
pudindose leer o escribir datos. Cuando se encuentra en estado alto desactiva al sistema, poniendo las
35
salidas abajo y deshabilitando las entradas, aunque sigue reteniendo la informacin previamente
introducida.
WR
Escritura (write); cuando est en estado bajo, pasa la informacin de las entradas DI1 y DI0 a las celdas
de memoria direccionados.
DO1, DO0
Lneas de salida de datos (data output); estas salidas muestran los datos contenidos en la localidad
direccionada, siempre que la entrada CS se encuentre en estado activo. (cero lgico).
DI0
Q1
D1
D2
(7475)
D3
DI1
Q3
Q4
D4
SELECCIN DE SALIDA
Q2
1C0
2C0
C1,2 C3,4
1C1
Y1
2C2
Y2
1C2
1C3
Vcc
2G 2C
D3
D4
(7475)
G2
Q2
DO1
G1
Q1
D1
D2
(74153)
2C2
2C3
C3,4 C1,2
2Y0 2Y1 2Y2 2Y3
(74155)
DO0
Q3
Q4
K47
UNIDAD DE MEMORIA
WR
Sw1
SELECCIN DE ESCRITURA
Figura 11.1
A1
A0
CS
4) Escriba en el sistema de memoria los datos de la Tabla 11.1, en las localidades de memoria indicadas,
ejecutando la siguiente secuencia para cada localidad (ver Fig. 11.2):
a)
b)
c)
d)
Colocar la direccin de la localidad a escribir en las lneas A1, A0.

Poner la entrada CS = 0 lgico (habilitador)
Introducir los datos correspondientes por DI1 y DI0
Poner la entrada WR momentneamente a cero lgico pulsando el Sw1. Los datos puestos en DI1 y DI0
deben aparecer en las salidas DO1 y DO0 en este momento.
e) Retire los datos de DI1 y DI0 (ignrelos)
36
f) Ponga CS = 1 lgico (deshabilitador)

g) Retire la direccin introducida en A1 y A0
Loc.
A1
A0
DO1
DO0
Tabla 11.1
A,A
1
Sistema habilitado
CS
Direccin valida
DI , DI
No importa
No importa
Datos validos
WR
Escribe
Figura 11.2
5) Proceda a verificar la permanencia de la informacin introducida, de acuerdo a la Tabla 11.2 Note

que la secuencia de lectura de localidades es aleatoria (no necesariamente en orden). Complete la
Tabla 11.2 siguiendo la secuencia que se da en la figura 11.3.
Loc.
A1
A0
DO1
DO0
Tabla 11.2
37
a)
b)
c)
d)
e)
Ponga la direccin indicada en las lneas A1 y A0

Se pone CS = 0 lgico (habilitador)
Lee los datos previamente almacenados, los cuales aparecen en DO1 y DO0
Ponga CS = 1 lgico
Retire la direccin de A1 y A0
a
A1, A0
CS
DO1, DO0
WR
Direccin valida
Sistema habilitado
Datos validos
WR = 1
Figura 11.3
6) Introduzca cualquier informacin a cualquier localidad de memoria, segn la secuencia de la Fig. 11.2
7) Verifique nuevamente el contenido de las localidades de memoria, segn la secuencia de la Fig. 11.3.
Anota sus observaciones.
8) Retire momentneamente la alimentacin de voltaje (+5V) del sistema y procede a verificar
nuevamente el contenido de todas las localidades, segn la secuencia de la Fig. 11.3 Anote sus
observaciones.
CUESTIONARIO:
1) Qu es memoria de acceso aleatorio (RAM o RWM)?
2) Qu utilidad tiene la entrada selectora (CS), cuando se desea implementar sistemas grandes de
memoria?
3) Coinciden los datos obtenidos en la Tabla 11.2, con los de la Tabla 11.1, para las mismas localidades
de memoria? Explique.
4) Se destruye la informacin de una localidad de memoria cuando se lee sta?
5) Segn los puntos 6 y 7 del desarrollo, Es posible alterar cualquier localidad sin necesidad de alterar
las dems?
6) Qu sucede cuando se le retira la alimentacin al circuito de memoria?
7) Cmo implementara un sistema de memoria de 512 localidades de 4 bits cada una, utilizando
circuitos integrados 74LS200 (256X1)? Haga el diagrama correspondiente.
8) Si un microprocesador comercial puede direccionar hasta 65,536 localidades de memoria de 8 bits (1
Byte) cada una, cuntas lneas de direccin debe tener?
CONCLUSIONES:
BIBLIOGRAFIA:
38
HOJAS DE DATOS TCNICOS
39
40
41
BIBLIOGRAFIA
1) Diseo Digital
Morris M. Mano
Prentice Hall (3era. Edicin)
2) Diseo Digital
Marovits
Mc Graw Hill
3) Introduction to Integrated Circuits
Grinich, V.H. & Jackson, W. G.
Mc. Graw-Hill
4) Switching and finite automata theory
Zvi Kohavi
Mc Graw Hill
5) An enginering approach to digital design
William I. Fletcher
Prentice Hall
6) Digital Integrated Electrnica
Taub, H & Schilling, D(TK7868-D5T37)
McGraw-Hill, Inc
7) National Semiconductor
Linear Databook
National Semiconductor
8) Texas Instruments
The Optoelectronics Data Book for Desig Engineers
Texas Instruments,
9) Texas Instruments
The TTL Data Book for Desig Engineers
Texas Instruments, Inc.,
42

Compuertas Lógicas PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Compuertas Lógicas PDF

Cargado por

Copyright:

Formatos disponibles

Indice de Prcticas

Compuertas Lgicas Bsicas .. 1

Circuitos Sumador y Restador Binario . 11

Registros de Corrimiento ... 24

Circuitos Contador Asincronos .. 28

Circuitos Contador Sincronos

Hojas de Datos Tcnicos. .... 39

PRCTICA 1: COMPUERTAS LOGICAS BSICAS

ACTIVIDADES PREVIAS A LA PRCTICA:

Simular los circuitos de las figuras 1.1 al 1.8.

1 Circuito integrado 7400

PRCTICA 2: COMPARADORES LOGICOS

RTL (Lgica resistortransistor)

ACTIVIDADES PREVIAS A LA PRCTICA:

F = A1B1 + A0B1B0 + A1A0B0

F = A1B1 + [A0(B1B0) + (A1A0)B0]

Arme el circuito de la funcin de la tabla 2.4 y compruebe su funcionamiento con la tabla.

PRCTICA 3: REDUCCIN DE FUNCIONES

ACTIVIDADES PREVIAS A LA PRCTICA:

Simular los circuitos de los diseos que se piden en sta prctica.

ATLETICO LGICO F.A.

Cambie los capacitores de 47 uF por los de 10 uF., y observe lo que sucede

PRCTICA 4: circuito sumador y restador BINARIO

ACTIVIDADES PREVIAS A LA PRCTICA:

Simular los circuitos de los diseos que se piden en sta prctica.

PRCTICA 5: multiplexor y demultiplexor

ACTIVIDADES PREVIAS A LA PRCTICA:

Simular los circuitos de los diseos que se piden en esta prctica

ACTIVIDADES PREVIAS A LA PRCTICA:

Simular los circuitos de los diseos que se piden en esta prctica

PRCTICA 7: circuitos biestables

ACTIVIDADES PREVIAS A LA PRCTICA:

PRCTICA 8: REGISTROS DE CORRIMIENTO

ACTIVIDADES PREVIAS A LA PRCTICA:

6) Cambie ahora ES = 0 y repitiendo el inciso 5 llene la Tabla 8.1.b.

PRCTICA 9: CONTADOR asncronos

ACTIVIDADES PREVIAS A LA PRCTICA:

Circuito Secuencial Asncrono Ascendente

Circuito Secuencial Asncrono Descendente

PRCTICA 10: CONTADOR SNCRONO

ACTIVIDADES PREVIAS A LA PRCTICA:

Simular los circuitos presentados en la prctica y los diseos.

PRCTICA 11: MEMORIA DE ACCESO ALEATORIO (RAM)

ACTIVIDADES PREVIAS A LA PRCTICA:

Colocar la direccin de la localidad a escribir en las lneas A1, A0.

f) Ponga CS = 1 lgico (deshabilitador)

5) Proceda a verificar la permanencia de la informacin introducida, de acuerdo a la Tabla 11.2 Note

Ponga la direccin indicada en las lneas A1 y A0

HOJAS DE DATOS TCNICOS

También podría gustarte