Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P.

Taller No. 4:
CARACTERIZACIÓN Y AMPLIFICACIÓN CON
TRANSISTORES MOSFET
Carlos Furnieles, Richard Andrade

Abstract—In this report the MOSFET transistor will be M1 9 7 8 8 MM L=100u W=100u

studied, through the characterication of it’s fundamental pa- Default values used in MM:
rameters, study of the standard polarization and the different The voltage-dependent capacitances are
configurations, to achieve voltage amplifiers or followers with
distinctive characteristics, such as input and output impedances. not included. Other default values are:
RS=0 RD=0 LD=0 CBD=0 CBS=0 CGBO=0
.MODEL MM NMOS LEVEL=1 IS=1e-32
Index Terms—MOSFET, polarization, configuration, ampli-
fier... +VTO=2.236 LAMBDA=0 KP=0.0932174
+CGSO=1.79115e-07 CGDO=1.0724e-11
RS 8 3 1.10523
I. I NTRODUCTION D1 3 1 MD
.MODEL MD D IS=2.71011e-10 RS=0.0140826 N=1.5

E N esta práctica se practicará y se familiarizará al es-

tudiante con los transistores MOSFET, especı́ficamente
con sus parámetros fundamentales kn y Vt , su polarización y
BV=60
+IBV=1e-05 EG=1.16084 XTI=3.00131 TT=0
+CJO=3.41211e-11 VJ=4.67429 M=0.899864 FC=0.1
sus configuraciones, donde se encuentran los amplificadores RDS 3 1 2.4e+11
de tensión como la fuente común o compuerta común, y los RD 9 1 0.0001
seguidores, como el drenador común. Adicionalmente, el estu- RG 2 7 2.18034
diante se familiarizará con las caracteristicas fundamentales de D2 4 5 MD1
las distintas configuraciones, tales como la ganan, impedancias Default values used in MD1:
de entrada/salida, ancho de banda, entre otras. RS=0 EG=1.11 XTI=3.0 TT=0
BV=infinite IBV=1mA
.MODEL MD1 D IS=1e-32 N=50
II. P REVIO A LA PR ÁCTICA +CJO=7.93181e-11 VJ=0.643298 M=0.9 FC=1e-08 D3 0 5
Para la realización del laboratorio, se utilizará el siguiente MD2
modelo Spice del transistor 2N7000: Default values used in MD2:
EG=1.11 XTI=3.0 TT=0 CJO=0
BV=infinite IBV=1mA
.SUBCKT 2n7000 1 2 3 .MODEL MD2 D IS=1e-10 N=0.400165 RS=3.00002e-06
************************************* RL 5 10 1
Model Generated by MODPEX * FI2 7 9 VFI2 -1
Copyright(c) Symmetry Design Systems* VFI2 4 0 0
All Rights Reserved * EV16 10 0 9 7 1
UNPUBLISHED LICENSED SOFTWARE * CAP 11 10 1.58786e-10
Contains Proprietary Information * FI1 7 9 VFI1 -1
Which is The Property of * VFI1 11 6 0
SYMMETRY OR ITS LICENSORS * RCAP 6 10 1
Commercial Use or Resale Restricted * D4 0 6 MD3
by Symmetry License Agreement * Default values used in MD3:
************************************* EG=1.11 XTI=3.0 TT=0 CJO=0
Model generated on Mar 31, 04 RS=0 BV=infinite IBV=1mA
MODEL FORMAT: PSpice .MODEL MD3 D IS=1e-10 N=0.400165
Symmetry POWER MOS Model (Version 1.0) .ENDS 2n7000
External Node Designations
Node 1 -¿ Drain III. C ARACTERIZACI ÓN DEL MOSFET
Node 2 -¿ Gate Siguiendo el procedimiento recomendado se usan 10 re-
Node 3 -¿ Source sistencias entre 1kω y 10kω, además se monta el circuito de
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P.
la guı́a con una tensión en la fuente de 12.15V.
Todas las tensiones, impedancias y corrientes se miden con
el mismo multı́metro:
Transistor 2N7000 N°1. [Anexo transistor 1]
Fig. 1. 2N7000 N°1
Debido a errores de conexión con el multı́metro, en este
transistor las corrientes medidas comparadas con la tensión no
tienen un comportamiento cuadrático por lo que al linealizar,
la tendencia lineal que se usó para encontrar Vt y Kn tiene un
error considerable.
• Kn = 0.0516
• Vt = 4.1325
Sin embargo estos fueron los valores que se usaron para el
diseño de los circuitos.
Conscientes de las inconsistencias se realizó otra prueba y
se obtuvieron los siguientes resultados.
Transistor BSS138. [Anexo transistor 2]
Fig. 2. BSS138
• Kn = 0.1683
• Vt = 1.6992
Para medir con este transistor se soldaron los pines direc-
tamente a los cables.
También se volvió a medir el transistor 2N7000 [Anexo
transistor 3] anteriormente usado:
2
Fig. 3. 2N7000 N°2
• Kn = 0.1616
• Vt = 2.2663
Este último transistor es el que se usó para los montajes de
los circuitos.
¿En qué región de polarización se encuentra el transistor en
la figura 1?
• Se encuentra en saturación.
¿Por qué el transistor permanece en dicha región aunque se
modifique el valor de R1?
• Esto ocurre porque VDS ¿= VGS - Vt se cumple en todo
momento independientemente de R1 ya que VDS = VGS
y VDD ¿ Vt ¿ 0.
¿Por qué se encuentra un comportamiento lineal en la
caracterización?
• El comportamiento en teorı́a es cuadrático, pero se toma
la raı́z cuadrada de los datos (se aplica la fórmula inversa)
para linealizar y encontrar una ecuación lineal asociada.
¿Por qué el valor del intercepto con el eje x (Vgs) representa
Vt?
• Al linealizar la fórmula teórica se obtiene una fórmula
lineal y = mx + b cuyos coeficientes (pendiente y corte
en el eje y) se pueden asociar como coeficientes indeter-
minados a los coeficientes de la recta encontrada con la
tendencia.
Ası́, b/Kn = Vt por lo que el valor de corte en el eje
x de la recta de la tendencia está asociado a Vt.
¿En la figura 3 (taller 4) porqué es importante tener estas
gráficas?¿Qué hace que sean únicas para cada MOSFET?
• Estas gráficas muestran el comportamiento del transistor
en diferentes zonas de interés según el uso que se le va
a dar (corte, triodo, saturación).
• El comportamiento de cada MOSFET es diferente debido
a diferencias microscópicas en estructura de su con-
strucción que alteran los valores de amplificación, tensión
Vt, Kn ya mencionandos entre otros.
IV. A MPLIFICADOR EN CONFIGURACI ÓN DE FUENTE
COM ÚN
Se pide diseñar un circuito amplificador en configuración
de fuente común (figura 4), con los siguientes requisitos:
• Permanecer en la zona de saturación.
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 3

• La señal de salida (Vout ) debe tener una amplitud Al aplicar la ecuación 1 con las consideraciones
aproximadamente 5 veces mayor que la señal de entrada. mencionadas anteriormente a este diseño se tiene:

• La señal de entrada tiene, en un principio, una amplitud Av = 5 = gm (RD kRL )

de 100mVp−p a una frecuencia de 10kHz.
5 = gm 100 VA


Se escogió 100Ω como el valor RD
• El valor de la resistencia de carga del circuito es
RL = 10kΩ. gm = 0.05 VA

• Considere C1 = C2 = C3 = 10µF A partir del valor de gm es posible calcular el VGS

necesario, para ello se aplicará la ecuación 2.

kn
(VGS − VT )
gm = 2 (2)
2
Reemplazando las variables conocidas.
0.0516
gm = 2 · · (VGS − 4.1325)
2
gm = 5.10149V ≈ 5.1V

Dicha aproximación se basa en la incapacidad de los

realizadores de la practica de controlar la tensión con una
Fig. 4. Amplificación en configuración fuente común.
precisión tan alta.

Una vez se tiene VGS , se puede diseñar la polarización del

Dicho diseño, el cual va a ser explicado a continuación,
circuito.
resultó de la siguiente forma.

A. Análisis DC
VCC

Para controlar VG se realiza un divisor de tensión.

VCC

R3
V1

12

 
VCC
100 RG2
R1 VG = VCC
590k U1 C3 RG1 + RG2
C1 VD VOUT
VIN VG D R5
G VS 10µ
V2 10µ
S
10k
Donde,
R2 2n7000
610k R4 C2
SINE(0 0.1 10k) 41.2 RG1 = 560kΩ + 12kΩ + 18kΩ = 590kΩ
AC 0.1 0 10µ

.op RG2 = 510kΩ + 100kΩ = 610kΩ

;tran 0 0.0002 0 0.000002
;ac dec 10 100k 100MEG

--- D:\Modelos Spice\Draft2.asc --- Por tanto,

 
Fig. 5. Diseño amplificador fuente común. 610
VG = 12 · = 6.1V
610 + 590
Al diseñar el circuito, se debe obtener el valor de VGS
Ahora, con el fin de hallar VDS , VS , VRD y VRS , usamos
con el cual se debe trabajar para cumplir con el requisito de
la ecuación 3 para calcular ID .
ganancia.

Primero se usa la ecuación de ganancia de la configuración kn

de fuente común. ID = (VGS − VT )2 (3)
2

RG
Av = − gm (RD kRL ) (1) Usando el valor de VGS calculado anteriormente,
RG · Rsig
0.0516
Si se considera RG >> Rsig , la fracción se puede ID = (5.1 − 4.1325)2
2
considerar igual a 1, mientras que el signo negativo es para
tener en cuenta que la señal de salida estará en contrafase. ID = 0.02415A = 24.15mA
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 4

Dado que la tensión VGS = 6.1V , se debe calcular la  

resistencia RS , tal que VRS = 1V . 1 VDSQ
iD = − VDS + IDQ + (6)
RD kRL RD kRL
1V
VRS = = 41, 4Ω
0.02415A
Por ello se usará una resistencia RS = 41.2Ω = 39Ω+2.2Ω. Reemplazando los valores del diseño en la ecuación 5, se
obtiene,
La tensión en la resistencia RD es:
ID = −0.007082VD + 0.084985
VRD = 0.02415A · 100Ω = 2.415V
Al graficar se puede hallar el punto de polarización Q =
De donde se obtiene, (VDSQ , IDQ ).

-0.007082*V(VD)+0.084985 I(R1)

VD = 12V − 2.415V = 9.585V 24mV 24mA

22mV 22mA

20mV 20mA

VDS = 9.585V − 1V ≈ 8.585V 18mV 18mA

. 16mV 16mA

Se comprueba que el transistor se encuentre en zona de 14mV 14mA

12mV 12mA

saturación. 10mV 10mA

8mV 8mA

6mV 6mA

VDS ≥ VGS − VT (4) 4mV 4mA

2mV 2mA

0mV 0mA

-2mV -2mA
0V 1V 2V 3V 4V 5V 6V 7V 8V 9V 10V 11V 12V
V(VD)
--- D:\Modelos Spice\Draft1.raw ---

8.585 ≥ 5.1 − 4.1345

Fig. 6. Recta de carga DC fuente común.
Por ello, se prosigue con el análisis AC.
De la figura 6, se obtiene Q = (8.7335, 0.023134), punto
necesario para aplicar la ecuación 6.
B. Análisis AC
En esta fase del diseño, se debe verificar que el transistor iD = −0.01VDS + 0.110469
se mantiene en la zona de saturación al introducir la señal en
la compuerta. Al graficar todo junto.

Para ello debemos usar la ecuación de saturación en el

caso donde VDS es mı́nimo y VGS es máximo. 24mV
-0.007082*V(VD)+0.084985 -0.01*V(VD)+0.110469 I(R1)
24mA

22mV 22mA

20mV 20mA

VGSmax = 5.1V + 0.05V = 5.15V 18mV 18mA

16mV 16mA

VDSmin = 8.858 − 0.25V = 8, 608V 14mV 14mA

12mV 12mA

10mV 10mA

8.608 ≥ 5.15 − 4.1345 8mV 8mA

6mV 6mA

En cuanto a los capacitores, la práctica sugiere un valor de 4mV 4mA

10µF . 2mV 2mA

0mV 0mA

-2mV -2mA
0V 1V 2V 3V 4V 5V 6V 7V 8V 9V 10V 11V 12V
V(VD)
--- D:\Modelos Spice\Draft1.raw ---

C. Recta de carga DC y AC
Fig. 7. Recta de carga AC y DC fuente común.
Para calcular la recta de carga DC y AC, se usarán las
siguientes ecuaciones. En la figura 7 se observa como ambas rectas se cruzan en Q.

 
1 VCC
ID = − VDS + (5) D. Ganancia de tensión, Zin y Zout
RD + RS RD + RS
Todo el diseño ha sido calculado para tener una Av ≈ 5,
sin embargo, se verificará la ganancia usando la señal de
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 5

salida. F. Lı́mite pequeña señal

Al variar la señal desde VIN = 0.05Vp hasta los
250mV
V(vout)
VIN = 0.5Vp , se observa que en dicho valor de tensión la
ganancia comienza a disminuir notablemente, al achatar se la
200mV

función de salida en sus semi-ciclos positivos, tal como se

150mV
evidencia en la figura 10.
100mV

50mV

V(vout)
2.0V
0mV

1.6V

-50mV

1.2V

-100mV
0.8V

-150mV 0.4V

0.0V
-200mV

-0.4V
-250mV
0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
--- D:\Modelos Spice\Draft2.raw --- -0.8V

-1.2V

Fig. 8. Señal de salida amplificador fuente común.

-1.6V

-2.0V

De la figura 8 se puede observar que Vout tiene una -2.4V

amplitud de 460mVp−p , con la cual se puede calcular la -2.8V

0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
--- D:\Modelos Spice\Draft2.raw ---

ganancia.
Fig. 10. Señal de salida fuente común con VIN = 0.5Vp
Vout 460
Av = = = 4.6
Vin 100
G. Ancho de banda
La cual representa el 92% de la ganancia objetivo.
Mediante la función de análisis AC del simulador, podemos
El calculo de las impedancias Zin y Zout se calculan según obtener el diagrama de Bode del circuito par obtener el ancho
las ecuaciones descritas en [1]. de banda, el cual estará determinado por las frecuencias
donde la magnitud baje 3dB, por la razón que se muestra a
Zin = RG = (RG1 kRG2 ) = (590kk610k) = 299.916kΩ continuación.
V√
out
Vout A
Zout = RD = 100Ω 2
= √ = √v
Vin Vin · 2 2

|Av | √
E. Función de transferencia 20 log10 √ = 20 log10 |Av | − 20 log10 ( 2) =
2
En la figura 9 se presenta la gráfica de la función de 20 log10 |Av | − 3.01dB
transferencia del circuito.
V(vout)
-12.6dB -150°

V(vout)
250mV
-13.5dB -160°

200mV -14.4dB -170°

150mV -15.3dB -180°

100mV -16.2dB -190°

50mV -17.1dB -200°

0mV -18.0dB -210°

-18.9dB -220°
-50mV

-19.8dB -230°
-100mV

-20.7dB -240°
-150mV

-21.6dB -250°
-200mV

-22.5dB -260°
-250mV 100Hz 1KHz 10KHz 100KHz 1MHz 10MHz 100MHz
-50mV -40mV -30mV -20mV -10mV 0mV 10mV 20mV 30mV 40mV 50mV --- D:\Modelos Spice\Draft2.raw ---
V(VIN)
--- D:\Modelos Spice\Draft2.raw ---

Fig. 11. Diagrama de Bode fuente común.

Fig. 9. Función de transferencia fuente común.
De la figura 11, podemos ver que el ancho de banda se
Donde se observa que la ganancia es ligeramente menor a encuentra aproximadamente entre 1kHz y 55M Hz, es decir,
la deseada. el ancho de banda es de 54.999M Hz.
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 6

H. Ventajas y desventajas

VCC

VCC
V2

12
Esta configuración se caracteriza por poder tener grandes
VCC R4 R2
impedancias de entrada y salida,ser de fácil polarización 640k 120
U1 C2
y permitir ganancias relativamente grandes, por lo que C1
D
es útil en la mayor parte de casos, aunque puede llegar a G
S 10µ R5
V1 10µ
destacar más en amplificar señales como se hace con sensores. 2n7000 2k
R3 R1
SINE(0 0.05 10k) 560k 4
AC 0.05 0
Entre otras caracterı́sticas, tiene un buen ancho de banda,
pero en general la señal de salida sale en contra-fase. .tran 0 0.0002 0 0.000002

--- D:\Modelos Spice\Draft4.asc ---

Fig. 13. Diseño amplificador fuente degenerada.

El diseño del circuito comenzó en base a su ganancia, cuya

V. A MPLIFICADOR EN CONFIGURACI ÓN DE FUENTE fórmula se encuentra descrita en [1].
DEGENERADA

RG RD kRL
Av = − (7)
Se pide diseñar un circuito amplificador en configuración RG + Rsig g1m + RS
de fuente degenerada (figura 12), con los siguientes requisitos:

Nuevamente, si se considera que RG >> Rsig , el

• El transistor debe permanecer en la región de saturación. primer factor de la expresión tiende a 1, por lo que se trabaja
con el segundo para obtener un valor aproximado de ganancia.
• La resistencia de salida debe ser de 2kΩ.
RD kRL
Av = 1
• La señal de salida debe tener una amplitud de 600mVp−p . gm + RS
Ahora se escogen RD = 120Ω y RS = 4Ω, dando como
• La amplitud de la entrada al circuito no debe ser menor resultado:
a 100mVp−p . 120
Av = 1
+4
• Considere C1 = C2 = 10µF . gm
gm = 0.0625 VA

Luego se calcula el valor VGS necesario para dicha

amplificación, usando la ecuación 2.
0.0516
gm = 2 · · (VGS − 4.1325)
2
VGS = 5.3437V

Al tener el valor de VGS , se continua con los análisis.

A. Análisis DC
Se usa el valor de VGS para calcular la corriente ID ,
aplicando al ecuación 3.
0.0516
ID = (5.3437 − 4.1325)2
Fig. 12. Amplificación en configuración fuente degenerada. 2
ID = 0.03784A = 37.84mA

EL diseño propuesto para esta configuración se muestra en Usando este valor se puede calcular la tensión que cae en
la figura 13. RD , el transistor y RS .
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 7

VRD = 0.03784 · 120 = 4.5408V

VRS = VS = 0.03784 · 4 = 0.15136V

VDS = 12 − VRD − VRS = 7.307V

Debido a que VS 6= 0, se calcula cuanto debe ser VG .

VG = VGS + VS = 5.3437 + 0.15136 = 5.495V ≈ 5.6V

Se usa la aproximación de VG ≈ 5.6V para simplificar el

divisor de tensión que regulará la tensión en la compuerta del
Fig. 14. Recta de carga DC fuente degenerada.
transistor, el cual queda de la siguiente forma:

RG1 = 510kΩ + 120kΩ + 10kΩ = 640kΩ De la figura 14 se obtiene el punto Q = (7.6226, 35.4403),
con el cual se puede hallar la recta de carga AC, no obstante,
RG2 = 560kΩ la ecuación de la misma varı́a según la configuración, por
ello para un amplificador con fuente degenerada se debe usar
560
VG = 12 640+560 = 5.6V la ecuación 8.

Para completar el análisis DC, se comprueba que el

transistor esté en zona de saturación, según la ecuación 4.  
1 VD SQ
iD = VDS + IDQ +
7.307 ≥ 5.3437 − 4.1325 (RD kRL ) + RS (RD kRL ) + RS
(8)
Se prosigue con el análisis AC. Reemplazando valores se obtiene,

iD = 0.008547VD + 0.100337

B. Análisis AC 24mV
-0.007082*V(VD)+0.084985 -0.01*V(VD)+0.110469 I(R1)
24mA

22mV 22mA

Se verifica que el transistor permanezca en la zona 20mV 20mA

de saturación sin importar las variaciones de la señal de 18mV 18mA

entrada(VIN ). 16mV 16mA

14mV 14mA

12mV 12mA

VGSmax = 5.3437 + 0.05 = 5.3937V 10mV 10mA

8mV 8mA

6mV 6mA

VDSmin = 7.307 − 0.3 = 7.007V 4mV 4mA

2mV 2mA

7.007 ≥ 5.3937 − 4.1325 0mV 0mA

-2mV -2mA
0V 1V 2V 3V 4V 5V 6V 7V 8V 9V 10V 11V 12V
V(VD)
--- D:\Modelos Spice\Draft1.raw ---

Como se puede comprobar, el transistor permanece en

saturación para una señal de 100mVp−p . Fig. 15. Recta AC y DC fuente degenerada.

Se puede apreciar que parece se cruzan en un punto muy

cercano a Q.
C. Recta de carga DC y AC

Para calcular la recta de carga DC del circuito, se

puede utilizar la ecuación 5, debido a que utiliza la misma
polarización, por ello solo se deben reemplazar adecuadamente D. Ganancia de tensión, Zin y Zout
los valores.
Se comprueba la ganancia de tensión con la señal de salida
ID = −0.008064VDS + 0.096774 (Vout ) del circuito.
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 8

V(vout)
300mV
la ganancia disminuye notablemente y la función se deforma,
250mV
en especial en su semi-ciclo positivo, al igual que en la
200mV
configuración anterior.
150mV

100mV

V(vout)
50mV 3.6V

0mV
2.7V

-50mV
1.8V

-100mV

0.9V
-150mV

0.0V
-200mV

-250mV -0.9V

-300mV
0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs -1.8V
--- D:\Modelos Spice\Draft4.raw ---

-2.7V

Fig. 16. Señal de salida fuente degenerada con VIN = 0.05Vp .

-3.6V

-4.5V

De la figura 16 se halló que la señal de salida tiene una

-5.4V

magnitud de 550Vp−p , valor con el que calcular la ganancia. 0µs 20µs 40µs 60µs 80µs 100µs 120µs
--- D:\Modelos Spice\Draft4.raw ---
140µs 160µs 180µs 200µs

Vout 550 Fig. 18. Señal de salida fuente degenerada con VIN = 0.8Vp .
Av = = = 5.5.
Vin 100
G. Ancho de banda
Lo cual representa un 91.66% de la ganancia objetivo.
Se procede a nuevamente obtener el diagrama de Bode con
Los cálculos de las impedancias Zin y Zout concuerdan ayuda del simulador, para después buscar las dos frecuencias
con los de la configuración anterior [1]. donde la ganancia se reduzca en 3dB y determinar el ancho
de banda.
Zin = RG = (RG1 kRG2 ) = (560kk640k)298.6kΩ
V(vout)
-10dB -80°

Zout = RD = 100Ω -12dB -100°

-14dB -120°

-16dB -140°

E. Función de transferencia -18dB -160°

En la figura 17, se muestra la función de transferencia del -20dB -180°

circuito amplificador en configuración de fuente degenerada. -22dB -200°

-24dB -220°

V(vout) -26dB -240°

360mV

300mV -28dB -260°

240mV
-30dB -280°
1Hz 10Hz 100Hz 1KHz 10KHz 100KHz 1MHz 10MHz 100MHz
180mV --- D:\Modelos Spice\Draft4 ---

120mV

60mV
Fig. 19. Diagrama de Bode fuente degenerada.
0mV

-60mV
De la figura 19, podemos ver que el ancho de banda
-120mV tiene aproximadamente unos valores extremos de 7.71kHz y
-180mV 32.71M Hz, es decir, el ancho de banda es de un poco más
-240mV
de 32.7M Hz.
-300mV

-360mV
-50mV -40mV -30mV -20mV -10mV 0mV 10mV 20mV 30mV 40mV 50mV
V(VIN)
--- D:\Modelos Spice\Draft4.raw ---
H. Ventajas y desventajas
Fig. 17. Función de transferencia fuente degenerada. Su uso puede ser ligeramente más complicado en com-
paración a la fuente común, sin embargo permite alterar la
Donde se observa la amplificación ligeramente menor a la ganancia de forma distinta, logrando conseguir valores más
pedida. bajos al tener en cuenta a RS .
VI. A MPLIFICADOR EN CONFIGURACI ÓN DE DRENADOR
COM ÚN
F. Lı́mite pequeña señal Se pide diseñar un circuito amplificador en configuración
Al variar la señal de entrada desde VIN = 0.05Vp hasta de drenador común (figura 20), con los siguientes requisitos:
los VIN = 0.8Vp , se observa que en dicho valor de tensión
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 9

• El transistor debe permanecer en la región de saturación. gm = 0.08 VA

• La señal de entrada, en principio, debe tener una Una vez se tiene gm , se halla VGS , usando la ecuación 2.
amplitud de 200mVp−p y una frecuencia de 10kHz.
0.08 = 0.0516(VGS − 4.1325)
• El valor de la carga RL es de 100Ω.
VGS = 5.6829V
• Considere C1 = C2 = 10µF .
Ahora se procede con los análisis DC y AC.

A. Análisis DC
Primero se calcula ID , usando el valor de VGS y la
ecuación 3.
0.0516
ID = (5.6829 − 4.1325)2
2
ID = 0.06201A = 62.01mA

Con el valor de I[ D], calculamos la caı́da de tensión en la

resistencia RS .

VRS = VS = 0.06201A · 100Ω = 6.201V

Fig. 20. Amplificación en configuración de drenador común. Según el valor de VS y VGS , calculamos VG .

El diseño creado en esta ocasión se presenta en la figura 21. VG = VS + VGS = 6.201 + 5.6829 = 11.8839V ≈ 11.88V

Luego, se procede a calcular las resistencias RG1 y RG2

necesarias para el valor de VG .
VCC

V2
RG1 = 10kΩ
VCC

VCC

12
RG2 = 560kΩ + 330kΩ + 100kΩ = 990kΩ
R3
U1
C1 10k VD C2 990
VIN VG
G
D
VS
VOUT VG = 12 = 11.88V
S 990 + 10
V1 10µ 10µ
2n7000
R2 R1 R4 Importante no olvidar la verificación del estado de
SINE(0 0.1 10k) 990k 100 100
saturación del transistor, usando la ecuación 4.
;op
.tran 0 0.0002 0 0.000002 VDS = 12 − 6.201 = 5.799V
--- D:\Modelos Spice\Draft5.asc ---

Fig. 21. Diseño amplificador drenador común. 5.799 ≥ 5.6829 − 4.1325

Nuevamente, se toma la fórmula de ganancia de esta

configuración de [1]. B. Análisis AC
Se comprueba que el transistor se mantenga en zona de
RG (RL kRS ) saturación durante la amplificación.
Av = − (9)
RG + Rsig (RL kRS ) + g1m
VGSmax = 5.6829 + 0.1 = 5.7829V
Una vez más, si se considera RG >> Rsig , el primer
factor es muy cercano a 1, por lo que se trabaja con el segundo. VDSmin = 5.799 − 0.08 = 4.999V
(RL kRS ) 4.999 ≥ 5.7829 − 4.1325
Av = Se escoge RS = 100Ω
(RL kRS ) + g1m
No se realiza el cálculo de los capacitores, debido al
50
0.8 = requerimiento del diseño que exige un valor de 10µF .
50 + g1m
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 10

V(vout)

C. Recta de carga DC y AC 80mV

60mV

Primero se calcula la recta de carga DC con la ecuación 5,

debido a su polarización. 40mV

20mV

ID = −0.01VDS + 0.12
0mV

-20mV

-40mV

-60mV

-80mV
0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
--- D:\Modelos Spice\Draft5.raw ---

Fig. 24. Señal de salida drenador común

De la figura 24 se halló que la señal de salida tiene una

magnitud de 156mVp−p , valor con el que calcular la ganancia.
Vout 156
Av = = = 0.78
Vin 200
Fig. 22. Recta de carga DC drenador común. Lo cual representa un 97.5% de la ganancia objetivo.

De la figura 22 se obtiene Q = (5.8632, 0.0613732), cuyos Los cálculos de las impedancias de entrada (Zin ) y de
valores se reemplazan en la ecuación 10. salida (Zout ) se obtienen de [1].

Zin = RG = (RG1 kRG2 ) = (990k10) = 9.9kΩ

1 VDSQ
iD =− vDS + IDQ + (10) 1 1
(RS kRL ) (RS kRL ) Zout = = = 16Ω
gm 0.0625
Dando como resultado:

iD = −0.02vDS + 0.178637 E. Función de transferencia

En la figura 25, se muestra la función de transferencia
del circuito amplificador en configuración de drenador común.

V(vout)
80mV

60mV

40mV

20mV

0mV

-20mV

-40mV

Fig. 23. Recta de carga DC y AC drenador común. -60mV

-80mV
-100mV -80mV -60mV -40mV -20mV 0mV 20mV 40mV 60mV 80mV 100mV
V(VIN)

Como se observa en la figura 23, la recta DC y AC se cruzan --- D:\Modelos Spice\Draft5.raw ---

en Q.
Fig. 25. Función de transferencia drenador común.

D. Ganancia de tensión, Zin y Zout Además de observar que la amplificación es un poco

menor a la pedida, se resalta que en esta configuración la
Se comprueba la ganancia de tensión (Av ) con la señal de respuesta sale en fase, mientras que en fuente común y fuente
salida (Vout ) del circuito. degenerada salı́a en contra-fase.
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 11

F. Lı́mite pequeña señal G. Ancho de banda

Al variar la señal de entrada desde VIN = 0.1Vp , hasta La figura es el diagrama de Bode generado por el
VIN = 4.5Vp , se halló que en 4Vp , la señal empezaba a simulador, donde se buscarán las frecuancias donde la
mostrar indicios de distorsión en su semi-ciclo inferior, como ganancia se reduzca en 3dB.
se ve en las figuras 26 y 27.

V(vout)
-22.0dB 63°

V(vout)
3.6V 54°
-22.5dB

3.0V 45°
-23.0dB

36°
2.4V
-23.5dB
27°
1.8V

-24.0dB
18°
1.2V

-24.5dB 9°

0.6V

0°
-25.0dB
0.0V
-9°
-25.5dB
-0.6V
-18°

-26.0dB
-1.2V
-27°

-1.8V -26.5dB
-36°

-2.4V -27.0dB -45°

100Hz 1KHz 10KHz 100KHz 1MHz 10MHz 100MHz
--- D:\Modelos Spice\Draft5 ---
-3.0V
0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
--- D:\Modelos Spice\Draft5.raw ---

Fig. 29. Diagrama de Bode drenandor común.

Fig. 26. Señal de salida drenador común con VIN = 4Vp

De la figura 29, se puede ver que el ancho de banda

tiene unos valores extremos aproximados de 150Hz, hasta
V(vout)
4.2V
480M Hz, es decir, el ancho de banda es de 479.99985M Hz.
3.5V

2.8V

2.1V

1.4V
H. Ventajas y desventajas
0.7V
Esta configuración es muy especial, ya que permite atenuar
0.0V
señales o solo replicarlas (en el caso de Av ≈ 1), posee
-0.7V
un ancho de banda notoriamente más grande y puede tener
-1.4V
impedancias de salida bastante bajas, por lo que tal vez sirva
-2.1V
para el acople de estas, como se hace, por ejemplo, en el
-2.8V
audio. Por último, también parece tener un lı́mite de pequeña
-3.5V
0µs 20µs 40µs 60µs 80µs 100µs 120µs
--- D:\Modelos Spice\Draft5.raw ---
140µs 160µs 180µs 200µs señal que tiende a ser más elevado en comparación a otras
configuraciones, debido probablemente a la baja ganancia.
Fig. 27. Señal de salida drenador común con VIN = 4.5Vp

Finalmente en VIN = 5Vp , ya se observa a simple vista el VII. A MPLIFICADOR EN CONFIGURACI ÓN DE COMPUERTA
recorte de la función en la parte inferior. COM ÚN

Se pide diseñar un circuito de un transistor en configuración

4.2V
V(vout)
de fuente común en cascada con uno en configuración de
3.5V compuerta común (figura 30), con los siguientes requisitos:
2.8V

2.1V
• El transistor debe permanecer en la región de saturación.
1.4V

0.7V
• La señal de salida debe tener una amplitud
0.0V
aproximadamente 2 veces mayor que la señal de
-0.7V
entrada.
-1.4V

-2.1V
• La señal de entrada, en principio, debe tener una
-2.8V
amplitud de 100mVp−p .
-3.5V
0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
--- D:\Modelos Spice\Draft5.raw ---

• El valor de la carga RL es de 10kΩ.

Fig. 28. Señal de salida drenador común con VIN = 5Vp
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 12

0.0516
ID = (4.5201 − 4.1325)2
2
ID = 0.00388A = 3.88mA

Se escogió el valor de 390Ω para RS , permitiendo hallar VS .

VS = VRS = 3.88mA · 390Ω = 1.5132V

Con VS se calcula VG .

VG = VGS + VS = 4.5201 + 1.5132 = 6.0333 ≈ 6V

Fig. 30. Amplificación en configuración de compuerta común. Al VG ser la mitad de VCC , podemos escoger dos
resistencias cualquier del mismo valor para el divisor de
El diseño propuesto para esta configuración es: tensión, en este caso:

RG1 = 100kΩ
VCC
VCC

R1
RG2 = 100KΩ
R5
200 C1
100k VOUT

C3
U1
VD 10µ
RG = 50kΩ
VG D R4
G
S 10k
10µ C2
R6 2n7000VS Se verifica el estado de saturación del transistor.
VCC

100k
R2 10µ R3
V2
390 50
VD = 12 − 0.00388 · 200 = 11.224V
VIN

V1
12 .op
;tran 0 0.0002 0 0.000002
SINE(0 0.05 10k) VDS = 11.224 − 1.5132 = 9.71V
--- D:\Modelos Spice\Draft3.asc ---

9.71 ≥ 4.5201 − 4.1325

Fig. 31. Diseño amplificador compuerta común.

Se toma la fórmula de ganancia de [1].

B. Análisis AC
1
Av = 1 (RD kRL ) (11) Se comprueba que el transistor se mantenga en zona de
gm + Rsig
saturación durante la amplificación.
En esta ocasión no se puede despreciar Rsig , por tanto se
debe tomar en cuenta para los cálculos. VGSmax = 4.5201 + 0.05 = 4.5701V
200Ω
2= 1 VDSmin = 9.71 − 0.1 = 9.61V
gm + 50Ω
gm = 0.02 VA 9.61 ≥ 4.5701 − 4.1325

Con el valor de gm se halla VGS . No se realiza el cálculo de los capacitores, debido al

requerimiento del diseño que exige un valor de 10µF .
0.02 = 0.0516(VGS − 4.1325)

VGS = 4.5201V

Una vez se tiene VGS se puede realizar el análisis DC y C. Recta de carga DC y AC

AC. Primero se calcula la recta de carga DC con la
ecuación 5, debido a que comparte polarización con
A. Análisis DC y AC demás configuraciones.
Primero se calcula ID , usando el valor de VGS y la
ecuación 3. ID = −0.001694VDS + 0.020339
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 13

-0.001694*V(VD)+0.020339 I(R1) V(vout)

4.0mV 4.0mA 100mV

3.6mV 3.6mA
80mV

3.2mV 3.2mA
60mV

2.8mV 2.8mA

40mV

2.4mV 2.4mA

20mV
2.0mV 2.0mA

0mV
1.6mV 1.6mA

1.2mV 1.2mA -20mV

0.8mV 0.8mA -40mV

0.4mV 0.4mA
-60mV

0.0mV 0.0mA
-80mV

-0.4mV -0.4mA
0V 1V 2V 3V 4V 5V 6V 7V 8V 9V 10V
V(VD) -100mV
--- D:\Modelos Spice\Draft2.raw --- 0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
--- D:\Modelos Spice\Draft3.raw ---

Fig. 32. Recta de carga DC compuerta común. Fig. 34. Señal de salida amplificador de compuerta común.

De la figura 24 se halló que la señal de salida tiene una

De la figura 22 se obtiene Q = (9.7664, 0.003794), cuyos magnitud de 180mVp−p , valor con el que calcular la ganancia.
valores se reemplazan en la ecuación 12. Vout 180
Av = = = 1.8
Vin 100
Lo cual representa un 90% de la ganancia deseada.

1 VDSQ Los cálculos de las impedancias de entrada (Zin ) y de

iD = − 1 vDS + IDQ + 1 (12)
(RD kRL ) − gm (RD kRL ) − gm
salida (Zout ) se obtienen de [1].
1 1
Zin = = = 50Ω
gm 0.02
iD = −0.006849vDS + 0.0706872
Zout = RD = 200Ω

-0.001694*V(VD)+0.020339 -0.006849*V(VD)+0.0706872 I(R1)

4.0mV 4.0mA

E. Función de transferencia
3.6mV 3.6mA

3.2mV 3.2mA
En la figura 35, se muestra la función de transferencia del
2.8mV 2.8mA
circuito amplificador en configuración de compuerta común.
2.4mV 2.4mA

2.0mV 2.0mA
V(vout)
100mV

1.6mV 1.6mA

80mV

1.2mV 1.2mA

60mV

0.8mV 0.8mA

40mV
0.4mV 0.4mA

20mV
0.0mV 0.0mA

0mV
-0.4mV -0.4mA
0V 1V 2V 3V 4V 5V 6V 7V 8V 9V 10V
V(VD)
--- D:\Modelos Spice\Draft2.raw --- -20mV

-40mV

Fig. 33. Recta de carga AC y DC para configuración de compuerta común.

-60mV

-80mV

-100mV

Como se observa en la figura 33, la recta DC y AC se -50mV -40mV -30mV -20mV -10mV 0mV
V(VIN)
10mV

--- D:\Modelos Spice\Draft3.raw ---

20mV 30mV 40mV 50mV

cruzan en Q.
Fig. 35. Función de transferencia compuerta común.

De la función de transferencia podemos observar que la

señal de salida sale en fase, a un poco menos del doble de
magnitud.
D. Ganancia de tensión, Zin y Zout

Se comprueba la ganancia de tensión (Av ) con la señal de F. Lı́mite pequeña señal

salida (Vout ) del circuito. Al variar la señal de entrada desde VIN = 0.05Vp , hasta
VIN = 0.9Vp , se halló que en 0.4Vp , la señal se empezaba a
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 14

V(vout)

distorsionar, sufriendo cada vez que se aumentaba la magnitud -20.8dB 60°

50°
de la señal de entrada un recorte más grande como el de la -21.6dB

40°

figura 38. -22.4dB

30°

-23.2dB
20°

-24.0dB
10°

V(vout)
0.8V -24.8dB 0°

-25.6dB -10°
0.6V

-20°
-26.4dB
0.4V

-30°
-27.2dB
0.2V
-40°

-28.0dB
0.0V -50°

-28.8dB
-60°
-0.2V

-29.6dB -70°
100Hz 1KHz 10KHz 100KHz 1MHz 10MHz 100MHz
-0.4V --- D:\Modelos Spice\Draft3 ---

-0.6V
Fig. 39. Diagrama de Bode compuerta común.
-0.8V

-1.0V

-1.2V
0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
Al usar los punteros del simulador en la figura 39, se
--- D:\Modelos Spice\Draft3.raw ---
encuentra un ancho de banda que está entre 168Hz, hasta
Fig. 36. Señal de salida compuerta común con VIN = 0.4 54.148M Hz, dando como resultado un ancho de banda de
54.14783M Hz.

V(vout)
0.8V

0.6V

0.4V

0.2V H. Ventajas y desventajas

0.0V

-0.2V Esta configuración puede llegar a poseer impedancias de

-0.4V entrada pequeñas, por lo que probablemente sirva para acople
-0.6V de las mismas, al igual que el drenador común, solo que el
-0.8V caso anterior era de impedancias de salida. Esta configuración
-1.0V parece poder ofrecer mayor amplificación que un drenador
-1.2V (mayores a 1), además de la peculiaridad de ser la única de
-1.4V
0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
las configuraciones vistas donde la señal de entrada no va al
--- D:\Modelos Spice\Draft3.raw ---
nodo de la compuerta. También parece tener menor ancho de
Fig. 37. Señal de salida compuerta común con VIN = 0.5 banda que un drenador común.

V(vout)
0.9V

0.6V
VIII. A MPLIFICADORES EN CASCADA
0.3V

0.0V
Se pide diseñar un circuito de un transistor en configuración
-0.3V de fuente común en cascada con uno en configuración de
-0.6V drenador común, con los siguientes requisitos:
-0.9V

-1.2V
• El transistor debe permanecer en la región de saturación.
-1.5V

-1.8V
• La señal de entrada, en principio, debe tener una
-2.1V
0µs 20µs 40µs 60µs 80µs 100µs 120µs 140µs 160µs 180µs 200µs
amplitud de 100mVp−p y una frecuencia de 10kHz.
--- D:\Modelos Spice\Draft3.raw ---

Fig. 38. Señal de salida compuerta común con VIN = 0.9 • El valor de la carga RL es de 22Ω.

• Considere C1 = C2 = C3 = C4 = 10µF .
G. Ancho de banda
Se calcula el ancho de banda igual que en las secciones El diseño realizado para esta sección se muestra en la
anteriores. figura 40.
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 15

ID = 0.0155A = 15.5mA

VD = 12 − 0.7752 = 11.2248V

RS = 200Ω

VRS = VS = 200Ω · 0.0155A = 3.1V

VDS = VD − VS = 11.2248 − 3.1 = 8.1248V

8.1248 ≥ 4.9077 − 4.1325

VG = 4.9077 + 3.1 = 8.0077 ≈ 8V

RG1 = 510kΩ

RG2 = 510k + 510k = 1020kΩ

RG = Zin1 = 340kΩ
Fig. 40. Transistores en cascada.

AvT OT AL = 2 · 0.8 = 1.6

A continuación se muestra las operaciones realizadas para
el diseño brevemente.
110 A. Ganancia de tensión
1) Amplificador 2: Av = = 0.8
110 + g1m
Para hallar la ganancia de tensión se obtiene la señal de
gm = 0.051 = 0.0516(VGS − 4.1325) salida del simulador, como se muestra en la figura 41.

VGS = 5.1305V
V(vin) V(vout)
100mV

0.0516
ID = (5.1305 − 4.1325)2 80mV

2
60mV

ID = 0.02569A = 25.69mA
40mV

VS = VRS = 25.69mA · 220Ω = 5.6518V 20mV

0mV

VG = VGS + V S = 5.1305 + 5.6518 = 10.7823V ≈ 10.8V -20mV

-40mV

VDS = 12 − 5.6518 = 6.3482V

-60mV

6.3482 ≥ 5.1305 − 4.1325 -80mV

0µs 20µs 40µs 60µs 80µs 100µs 120µs
--- D:\Modelos Spice\Draft6.raw ---
140µs 160µs 180µs 200µs

RG4 = 680k + 220k = 900kΩ Fig. 41. Señal de salida de los amplificadores en cascada.

2) Amplificador 1: Av = 2 = gm(RD kZin2 ) Al usar los punteros del simulador se obtuvo:

Av = 2 = gm(50k(100kk900k)) 157mVp−p
Av = = 1.57 ≈ 1.6
100mVp−p
Av = 2 = gm · 50

gm = 0.04 = 0.0516(VGS − 4.1325)

B. Zin y Zout
VGS = 4.9077V Al realizar un análisis de señal, los mosfets podrı́an ser
reemplazados por modelos de amplificadores ideales, tal
0.0515
ID = (4.9077 − 4.1325)2 como en la figura 42.
2
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 16

2(5.1305 − 4.1325)
vgs2 ≤
10
vgs2 ≤ 0.1996 ≈ 0.2V

2) Se calcula el lı́mite de pequeña señal del amplificador 1:

Fig. 42. Modelo ideal de amplificadores en cascada. vgs1 = 0.155V

Por lo cual podemos deducir que si se ve dicho circuito 3) Como el amplificador 1 tiene un lı́mite más grande que
como 1 solo: el del 2, debemos limitar la señal de entrada al mismo.

Zin = Zin1 vgs2 = 2vgs1 ≤ 0.2

Zout = Zout2 vgs1 ≤ 0.1

Si se aplica al diseño 40, se obtiene: Por tanto, 0.1Vp es el lı́mite de pequeña señal del
amplificador en cascada.
Zin = (510kk1020k) = 340kΩ
1 1
Zout = = = 19.6Ω E. Ancho de banda
gm2 0.051
Se usa el diagrama de Bode del simulador para hallar el
ancho de banda.
C. Función de transferencia
La figura muestra la función de transferencia de los -20dB
V(n007)
-100°

amplificadores en cascada. -22dB

-120°

-24dB
-140°

V(vout)
100mV -26dB
-160°

-28dB
80mV
-180°

-30dB
60mV

-200°

-32dB
40mV

-220°
-34dB
20mV

-240°
-36dB
0mV

-260°
-38dB

-20mV

-40dB -280°
100Hz 1KHz 10KHz 100KHz 1MHz 10MHz 100MHz
-40mV --- D:\Modelos Spice\Draft1 ---

-60mV

Fig. 44. Diagrama de Bode amplificador en cascada.

-80mV
-50mV -40mV -30mV -20mV -10mV 0mV 10mV 20mV 30mV 40mV 50mV
V(VIN)
--- D:\Modelos Spice\Draft6.raw ---
Al usar los punteros del simulador, se logra determinar que
Fig. 43. Función de transferencia del diseño de la figura 40. el ancho de banda se encuentra entre 688Hz y 49.3M Hz,
resultando en un ancho de banda de 49.299312M Hz.
Como se puede ver, la señal de salida esta en contra-fase
y la amplificación es la multiplicación de las amplificaciones IX. M ONTAJE EXPERIMENTAL
individuales. A. Configuración en emisor común
Siguiendo el mismo proceso del diseño en emisor común
(sección IV, figura 4 - figura 5), y usando Kn = 0.1616 y Vt
D. Lı́mites pequeña señal = 2.2663 del transistor 2N7000 N°2 se modifica:
Para calcular los lı́mites de pequeña señal, se debe seguir • RG1 = RG2 = 100kΩ
el siguiente procedimiento: • RD = 50Ω
• RS = 100Ω

1) Se calcula el lı́mite de pequeña señal del amplificador 2: El resto de componentes mantienen los mismos valores.
En el siguiente enlace se puede observar el video del
2(VGS2 − VT 2 ) montaje:
vgs2 ≤
10
• https://n9.cl/fcaxo
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 17

Ası́, al conectar el generador de señales y observar la no influye en el análisis de pequeña señal, ya que un ca-
señal de salida del osciloscopio se puede ver que la señal se pacitor la cortocircuita, sin embargo, en la configuración
amplifica aproximadamente 2 veces, se desfasa medio ciclo y de fuente degenerada, no hay tal capacitor, haciendo que
se inverte. RS interacciones también en pequeña señal y haga que
el nodo VS sea distinto de 0V .
XI. A NEXOS
A. Caracterización del MOSFET
Las resistencias usadas para caracterizar los 3 transistores
son:
1004 Ω
1997 Ω
2980 Ω
3991 Ω
4993 Ω
5972 Ω
Fig. 45. Señal de entrada.
6990 Ω
7970 Ω
8960 Ω
9970 Ω

B. Anexo transistor 1
Tensión VGS SQRT(ID)
2,323 1,03
2,236 1,02
2,191 1,02
2,161 1,02
2,137 1,01
2,119 1,00
2,103 1,00
2,090 1,00
Fig. 46. Señal de salida. 2,079 0.99
2,068 0.99
B. Configuración en drenaje común
C. Anexo transistor 2
Al igual que en la configuración anterior, se usa el mismo Tensión VGS SQRT(ID)
transistor y siguiendo el proceso (sección VI, figura 20 - figura 2,050 3,16
21) se hacen los siguientes cambios. 1,948 2,24
• VGS = 2.76V 1,893 1,73
• RL = 100Ω 1,853 1,41
• RS = 100Ω 1,821 1,22
RG1 = 80kΩ 1,795 1,00
RG1 = 100kΩ 1,774 1,00
En el siguiente enlace se encuentra el video donde se 1,755 0,71
muestra el montaje y la señal de salida. 1,739 0,00
• https://n9.cl/5pnhi 1,725 0,00

D. Anexo transistor 3
X. C ONCLUSI ÓN
Tensión VGS SQRT(ID)
• ¿Qué condiciones deben tenerse en cuenta para que una 2,635 3,16
polarización garantice una buena amplificación? 2,514 2,24
Que la polarización lleve a valores de VDS en los que la 2,455 1,73
señal no lo lleve fuera de la zona de saturación o la haga 2,415 1,41
tender a valores superiores a la fuente de alimentación 2,385 1,22
del circuito. 2,363 1,00
2,343 1,00
• ¿Cuál es la diferencia entre la configuración de amplifi- 2,328 0,71
cación fuente común y fuente degenerada? 2,313 0,00
En la amplificación de fuente común, la resistencia RS 2,301 0,00
Lb. Análoga I, Universidad Nacional de Colombia, 2021-1. Grupo 2, Equipo P. 18

R EFERENCES
[1] “Ecuaciones de amplificación e impedancias para amplificadores con
mosfet y bjt,” 2021, accessado en: Julio 20, 2021.[Online]. Disponible en:
https://classroom.google.com/u/0/c/MjcxODUxMjMwMTA4/m/MzA1NjU0MTY4NTI3/details.