SISTEMAS DIGITALES I----EXAMEN PARCIAL 3 de JUNIO de 2017

Universidad Pública de Navarra

Dpto. de Ingeniería Eléctrica y Electrónica
Grado en Ingeniería en Tecnologías de Telecomunicación

Nombre:____________

APELLIDOS:_____________________________________________________

---EJERCICIO 1 (2.5 puntos)

Dado el circuito de abajo (los biestables se activan en FLANCO DE SUBIDA), se pide:

1.a.-) (1.25 puntos) Tabla de funcionamiento del sistema. A continuación se indican las
columnas que debe tener la tabla como mínimo:

Estado Actual Estado siguiente

Q0 Q1 Q2 Q0 Q1 Q2

1.b.-) (1.25 puntos) Partiendo del estado inicial 000 completar el diagrama de formas de onda
indicado abajo.

---EJERCICIO 2 (2.5 puntos)

---EJERCICIO 2

Diseñar un contador gray de 3 bits up/down con una entrada de control Y para el sentido de la
cuenta y una entrada T que cambie la salida al valor 111, utilizando biestables tipo D y puertas
lógicas. Las salidas del contador serán S2S1S0. Codificación Gray en el Anexo.

----Página 1 de 3
 SISTEMAS DIGITALES I----EXAMEN PARCIAL 3 de JUNIO de 2017

-a) Diseñar el contador Gray sin entrada T y con salidas Z 2Z1Z0. Separar por apartados con su
título correspondiente cada fase del diseño: diagrama de estados, codificación de estados, tablas
de transición de estados y excitación de biestables, ecuaciones de excitación y esquema
eléctrico del contador. (1.5 puntos)
b) A partir del diseño anterior (salidas Z2Z1Z0) diseñar un nuevo contador (salidas S2S1S0)
añadiendo una nueva entrada T que cambie la salida del contador al valor binario 111.
Especificar la tabla de la verdad de las funciones S 2S1S0 en función de las variables R y
Z2Z1Z0.(1.0 puntos)

---EJERCICIO 3 (2.5 puntos)

Se desea detectar la llegada consecutiva de cuatro ceros ‘0000’ en un sistema de transmisión de

bits en serie. Se pide diseñar el circuito secuencial síncrono de tipo Mealy que genere un 1 en la
salida S cuando llegue dicha secuencia. Una vez activada S, el sistema retorna a su estado
inicial. Utilizar biestables de tipo JK para su implementación.

---EJERCICIO 4 (2.5 puntos)

Responde a las siguientes preguntas.

4.a) (0.5 puntos) ¿Cuáles son las principales características de las memorias RAM? Enumera y
describe los tipos de memorias RAM detallando sus propiedades y diferencias.

4.b) (1 punto) Describir mediante el lenguaje VHDL un biestable tipo T sin entradas
asíncronas. Se adjunta un anexo de referencia a las sentencias VHDL básicas.

4.c) (1 punto) Analizar la compatibilidad entre la familia lógica F1 como excitadora y la familia
F2 como carga y, en caso de que sean compatibles, deducir el FAN OUT.

Familia VOHmin VOLmax VIHmin VILmax IOHmax IOLmax IIHmax IILmax

F1 4.99V 0.001V 3.5V 1.5V -0.5mA 0.4mA 10pA -10pA
F2 2.4V 0.4V 2V 0.8V -800µA 16mA 40µA -0.2mA

----Página 2 de 3
 SISTEMAS DIGITALES I----EXAMEN PARCIAL 3 de JUNIO de 2017
ANEXOS

Tabla 1: Codificación Gray 3 bits

Gray
D2 D1 D0
0 0 0
0 0 1
0 1 1
0 1 0
1 1 0
1 1 1
1 0 1
1 0 0

----Página 3 de 3