SISTEMAS DIGITALES I ---- EXAMEN PARCIAL 23 MARZO 2019

Universidad Pública de Navarra

Departamento de Ingeniería Eléctrica y Electrónica
Grado en Ingeniería en Tecnología de las Telecomunicaciones

APELLIDOS, Nombre:_____________________________________________________

---EJERCICIO 1 (2.5 puntos)

a) (0.5 punto) El minuendo de 11 bits 1000000001 está representado en complemento a 2. Restarle el

sustraendo 11111111111 representado en complemento a 2. Desarrollar la operación resta sin cambiar el
código de representación complemento a 2.

b) (1.0 puntos) Representar el módulo del resultado de la resta anterior en notación científica con la
parte entera de la mantisa de valor uno.

c) (1.0 puntos) Representar el resultado de la resta del apartado a) en formato IEEE-754 de precisión
doble, sabiendo que de los 64 bits del código 11 bits son el exponente en exceso a 1023.

---EJERCICIO 2 (2,5 puntos)

Un robot siguelíneas sigue una línea negra ayudándose de 4 sensores de luminosidad y tres motores:
uno de giro a la izquierda, otro de giro a la derecha y otro de avance. La línea negra tiene un ancho que
solo puede abarcar dos sensores a la vez. Cuando los dos sensores del centro detectan negro, el robot
avanza sin girar a izquierda ni a derecha. Cuando hay más sensores activos en el lado izquierdo que
detectan negro, el robot avanza y gira a la izquierda. Cuando hay más sensores activos en el lado
derecho que detectan negro, el robot avanza y gira a la derecha. Cuando ningún sensor detecta negro, el
robot se para. Diseña con puertas lógicas NAND un circuito para controlar el desplazamiento del robot.

A modo de ejemplo se muestra el caso en que el robot avanza sin girar:

S1 S1 S3 S4

FIGURA 1

---EJERCICIO 3 (2,5 puntos)

Mediante un sumador BCD de 4 bits (Figura 2) se suman dos dígitos decimales codificados
en binario natural (X = x3 x2 x1 x0 y Y = y3 y2 y2 y0). Los bits de salida del sumador son z4
z3 z2 z1 z0 que, como se sabe, no representan la suma de los dígitos X, Y codificada en natu-
ral sino en BCD. De manera que hay que diseñar un circuito combinacional que a partir de las
variables zi/i=0..4, obtenga los dos dígitos de la suma X+Y codificados en binario natural. Las
variables S4 S3 S2 S1 S0 serán la representación codificada en binario natural de la suma de
X + Y.

----Página 1 de 2
 SISTEMAS DIGITALES I ---- EXAMEN PARCIAL 23 MARZO 2019

y3 y2 y1 y0 x3 x2 x1 x0

cout cin
Sumador BCD

z4 z3 z2 z1 z0

Circuito combinacional

s4 s3 s2 s1 s0

FIGURA 2

---EJERCICIO
---EJERCICIO 44(2,5
(2.5puntos)
puntos)

Diseñaelelcircuito
a) Diseña circuitoque
queimplemente
implemente la siguiente
la siguiente función
función lógica
lógica utilizando
utilizando multiplexores
multiplexores de 4
de 4 entradas:
entradas:

𝑓ሺ𝐴,𝐵,𝐶,𝐷,𝐸ሻ= 𝐴𝐵𝐶𝐷𝐸 + 𝐴𝐵𝐶𝐷𝐸 + 𝐴𝐶ሺ𝐷 + 𝐸ሻ

b) El circuito de la figura está formado por un multiplexor de 8 entradas y un decodificador hexadecimal. Se pide
obtener la tabladedelaverdad
b) El circuito figurade dicho
está circuito.
formado por un multiplexor de 8 entradas y un decodificador hexadecimal.
Se pide obtener la tabla de verdad de dicho circuito.

----Página 2 de 2