DEPTO.

DE ELECTRÓNICA Y COMPUTACIÓN
ÁREA DIGITALES - PLAN 2003
TÉCNICAS Y DISPOSITIVOS DIGITALES I

TP Nº 4: COMBINACIONALES MSI
Temas:
- Análisis y síntesis de problemas combinacionales utilizando CI en MSI.
- Diseño modular descendente. Operaciones y circuitos con CI en MSI. Decodificadores: Decodificadores
BCD-decimal y excitadores BCD-7 segmentos. Codificadores: codificadores con y sin prioridad.
- Multiplexores: generación y simplificación de funciones lógicas. Expansión de multiplexores.
- Demultiplexores: decodificador-demultiplexor. Expansión de demultiplexores.
- Comparadores binarios: Estructura lógica interna. Expansión de comparadores. Sumadores binario y BCD.
- Generador/detector de paridad: introducción, expansión.
- CI 's combinacionales MSI: aplicaciones generales.
Bibliografía
- Apuntes de clase.
- TOCCI, RONALD J., NEAL S. WIDMER, GREGORY L. MOSS. “Sistemas digitales. Principios y aplicaciones. Pearson
Educación, México, 2007. Capítulo 9.
- THOMAS L. FLOYD. “Fundamentos de los Sistemas Digitales”. Pearson Educación, Madrid, 2006.
- NELSON, VICTOR P. “Análisis y Diseño de Circuitos Lógicos Digitales”. Pearson - Prentice Hall. 1° Edición. Cap. 4.

CONCEPTOS GENERALES
1. ¿Cuál de estas afirmaciones son Verdaderas?
Los SSI pueden contener cientos de compuertas integradas en un solo chip.
Las compuertas básicas, como AND y OR, son ejemplos comunes de dispositivos de SSI.
Los MSI generalmente incluyen entre 12 y 100 compuertas, como un contador de 4 bits o un
decodificador 3 a 8.
Los contadores, registros y memorias pequeñas son típicamente ejemplos de dispositivos de MSI.
Los microprocesadores sencillos y las memorias son ejemplos comunes de dispositivos de LSI.
Los dispositivos VLSI pueden contener millones de compuertas integradas en un solo chip.
Los SSI son utilizados en aplicaciones que requieren una gran cantidad de procesamiento y
almacenamiento de datos.
2. Responda, con SSI - MSI- LSI o VLSI.
● ¿Cuál de las siguientes opciones describe mejor un microcontrolador Arduino?
● ¿Qué tipo de dispositivo es más probable que contenga una memoria RAM de 1 GB?
● ¿Cuál de las siguientes opciones describe mejor un contador de 8 bits?
● ¿En qué categoría de escala de integración se encuentra un microprocesador Intel Core i5?

CODIFICADORES
3. Un codificador posee 4 líneas de entrada, I0 a I3, genera una palabra de salida de dos bits. La palabra de
salida es la representación en código reflejado del número decimal correspondiente a la entrada activa.
a. Dibuje la estructura de compuertas del codificador suponiendo que sólo una entrada se activa
por vez.
b. Con el sistema diseñado en el punto a), indique cuál será la salida si se activan más de una
entrada por vez.
c. Determine cuánto tiempo, máximo y mínimo, se debe esperar desde que se activa una entrada
hasta que la salida permanece estable. Considere los tiempos que se muestran en la Tabla 1.

Tabla 1.

1
 DEPTO. DE ELECTRÓNICA Y COMPUTACIÓN
ÁREA DIGITALES - PLAN 2003
TÉCNICAS Y DISPOSITIVOS DIGITALES I

4. Explique las diferencias entre el Codificador diseñado en el punto anterior y el 74148. Indique para qué
se utilizan los pines E1, Gs y E0. Suponiendo que se va a utilizar este CI en un sistema que cambiará los
datos de entrada con una frecuencia máxima de 12.5 Mhz y mínima de 134 Khz. ¿funcionará
correctamente? Hoja de Datos: https://www.ti.com/lit/ds/symlink/sn74hc148.pdf
5. Suponga que se tiene un decodificador que sigue el mismo comportamiento de CI 74148, pero de 4 a 2.
Posee la misma tabla de verdad, las mismas entradas y las mismas salidas. Realice un codificador con
prioridad de 8 a 3 utilizando este codificador de 4 a 2, que permita conexión en cascada.
Ayuda: Tabla de verdad del CI 74148

Tabla 2.

DECODIFICADORES

6. Diseñe un decodificador de 3 a 8 con sólo módulos decodificadores. Suponga que los decodificadores
tienen una entrada de habilitación 𝐸1. Asuma que las salidas de los decodificador cuando están
deshabilitado permanecen en un nivel bajo. (Esto no siempre es así, depende del tipo de decodificador).
NOTA: no puede usar un único decodificador de 3 a 8.
7. Demuestre cómo un 74LS42 puede usarse como un decodificador 1 de 8 con entrada de habilitación.
8. Genere la siguiente función lógica utilizando un 74LS154 y un 74LS08:
𝐹(𝑋, 𝑌, 𝑍, 𝑊) = Π𝑀𝑖(1, 3, 7, 8, 11) + 𝑑(0, 5, 6, 14, 15)

MULTIPLEXORES

9. Si las entradas de selección de datos del multiplexor de la Figura 3 se secuencian tal y como se muestra
en la Figura 4, y asumiendo X0 = 0, X1 = 1, X2 = 1, X3 = 0, determine la forma de onda correspondiente a la
salida Z.

Figura 3 Figura 4

2
 DEPTO. DE ELECTRÓNICA Y COMPUTACIÓN
ÁREA DIGITALES - PLAN 2003
TÉCNICAS Y DISPOSITIVOS DIGITALES I

10. El circuito de la Figura 2 emplea 3 multiplexores de dos entradas.

● Determine la función Z que realiza este circuito.

Figura2
● Suponga que las entradas X0, X1 y X2 se mantienen estables en un valor determinado. Ahora la
entrada X3 cambia en t = 0 y la selección cambia su valor en t = t1 ns. Analice el comportamiento
temporal de la salida Z e indique cuánto se debe esperar, en el peor de los casos, para que la salida
alcance un valor estable. En la tabla se presentan las características temporales del MUX de 2 a 1.

Tabla 3. Características temporales del MUX.

11. Desarrolle un circuito que cuente EXCLUSIVAMENTE con dos 74LS157 y un 74LS151 para que realice la
función de un multiplexor de 16 canales. Identifique claramente TODAS las entradas y salidas.

12. Las formas de onda mostradas en la Figura 5 se aplican a las entradas de un multiplexor de 8 entradas
74LS151. Obtener y graficar la señal de salida Y.

Figura 5

3
 DEPTO. DE ELECTRÓNICA Y COMPUTACIÓN
ÁREA DIGITALES - PLAN 2003
TÉCNICAS Y DISPOSITIVOS DIGITALES I

13. Muestre cómo se puede utilizar un multiplexor 74150 para generar la función:
𝑍 = 𝐴. 𝐵. 𝐶. 𝐷 + 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷

14. Implemente la siguiente función empleando solamente un multiplexor de tres variables de selección y
negadores para los casos en que se necesite:
𝐹(𝑊, 𝑋, 𝑌, 𝑍) = Σ𝑚𝑖(0, 3, 5, 6, 7, 10, 12, 13)

DEMULTIPLEXORES

15. Indique de qué manera se puede usar el 74LS42 como Demultiplexor de 1 a 8.

16. Indique de qué manera se puede usar el 74LS154 como Demultiplexor de 1 a 16
17. Genere la siguiente función lógica utilizando un 74LS154 como demux y compuertas 74LS32:
𝐹(𝑊, 𝑋, 𝑌, 𝑍) = Σ𝑚𝑖(0, 3, 5, 6, 7, 10, 12, 13)
18. Implemente la siguiente función con un DEMUX de 1 a 4: 𝐹(𝐴, 𝐵, 𝑐) = Σ𝑚(2, 3, 6, 7)

VERIFICADORES DE PARIDAD

19. Diseñe un verificador de paridad de 10 bits empleando:

a) Dos integrados 74180 únicamente.
b) Un 74180 y no más de 2 compuertas adicionales.
En cada caso explique cómo trabaja su verificador si las entradas son 1001100110.

20. Arme un verificador de paridad de 17 bits con circuitos integrados 74180 únicamente. Se dispone de las
entradas en forma directa y negada.

COMPARADORES

21. Con las compuertas adecuadas y un CI 74LS85:

a. Diseñe un circuito que compare dos números binarios de 5 bits cada uno y obtenga tres
salidas: 𝑓0 = 1 cuando 𝐴 < 𝐵 , 𝑓1 = 1cuando 𝐴 = 𝐵 y 𝑓2 = 1 cuando 𝐴 > 𝐵.
b. Indique cuánto, como máximo, se debe esperar desde que se establecen las entradas hasta
que la salida adopta un valor estable.

22. Realice un circuito digital que entregue como salida el mayor de dos números de cuatro bits. Si los
números son iguales, la salida debe ser 0000.

CIRCUITOS ARITMÉTICOS

23. Diseñe un bloque:

- Medio sumador (Half-Adder) de un bit. Utilizando compuertas
- Sumador Completo (Full-Adder) de un bit. Utilizando bloques Half-Adder y compuertas.
- Sumador Completo de 2 bit, utilizando los bloques que considere necesarios.

24. Diseñe un sumador con acarreo en cascada de 16 bits, utilizando solo módulos sumadores 74LS83.

SISTEMAS COMPLETOS
25. Diseñar un circuito lógico que permita seleccionar 2 magnitudes: TEMPERATURA (A) y HORA (B)
de un dígito (BCD) para mostrarlo en un visualizador de 7 segmentos (F) mediante una entrada de
selección (S), de forma que si S=0 entonces F corresponde con A y si S=1 entonces F corresponde con B.

4
 DEPTO. DE ELECTRÓNICA Y COMPUTACIÓN
ÁREA DIGITALES - PLAN 2003
TÉCNICAS Y DISPOSITIVOS DIGITALES I

Además, existe una señal de bloqueo (E) de forma que permita mantener el valor del visualizador
aunque se cambie las entradas.

26. Diseñar un circuito lógico para el control de la dirección del motor de un ascensor (arriba, abajo o paro)
de un edificio de 8 plantas (0 a 7).
● F0…F7 es el sensor de presencia del ascensor en una planta (final de carrera).
● B0...B7 es el botón de llamada al ascensor desde rellano.
● Deberá haber un visualizador de siete segmentos donde se indica la posición (planta)
donde se encuentre el ascensor y otro del piso de llamada.
● Utilizar bloques de circuitos digitales combinacionales.