Está en la página 1de 5

TELECOMUNICACIONES II ING.: DAVID TERRAZAS ALMNO.: FABIO AYALA COD.

: C2421-X

COMUNICACIN DE DATOS DE PARALELO-SERIE SERIE-PARALELO


1. INTRODUCCIN:
Una de las aplicaciones ms usada en las telecomunicaciones es transmisin y recepcin de datos binarios a travs de circuitos digitales, que nos permiten enviar y recibir datos de forma sincronizada, mediante la comunicacin serial.

2. OBJETIVOS:
2.1 OBJETIVO GENERAL: Disear e implementar un circuito emisor de datos paralelos, enviados de forma serial y sincronizada, a un receptor de datos de forma serial a paralelo.

2.2 OBJETIVOS ESPECFICOS: Disear un circuito emisor de datos paralelos a forma de datos serial. Disear un circuito receptor de datos seriales a forma de datos paralelos.

Disear un circuito de sincronizacin para la comunicacin entre el emisor y el receptor.

3. MARCO TERICO:
3.1 REGISTROS DE DESPLAZAMIENTOS: Los registros de desplazamiento son circuitos donde la informacin de entrada se va desplazando en las salidas cuando se les aplica una seal de sincronismo; si se deja de enviar la seal de sincronismo, en la salida se mantiene la informacin anteriormente presente (memorizado). La informacin de entrada se puede introducir en serie o en paralelo. La informacin de salida tambin se puede obtener en serie o en paralelo. Combinando estas formas de tratar la informacin de entrada y salida se obtienen diferentes tipos de registros: 1) entrada serie, salida serie. 2) entrada serie, salida paralelo. 3) entrada paralelo, salida serie. 4) entrada paralelo, salida paralelo. Adems de estos tipos, hay registros con varios tipo de entradas y salidas de tratamiento de la informacin a la vez.

PROYECTO DE TELECOMUNICACIONES 2

Pgina 1

TELECOMUNICACIONES II ING.: DAVID TERRAZAS ALMNO.: FABIO AYALA COD.: C2421-X

3.2 REGISTRO DE ENTRADA PARALELO Y SALIDA SERIE: Puede construirse con un multiplexor digital combinacional y un contador. Las entradas de datos del multiplexor se conectan a los datos a transmitir, y las entradas de control, a las salidas del contador (el bMs del MUX conectado al bMs del contador), dicho contador deber estar en modo de carrera libre.

PROYECTO DE TELECOMUNICACIONES 2

Pgina 2

TELECOMUNICACIONES II ING.: DAVID TERRAZAS ALMNO.: FABIO AYALA COD.: C2421-X

3.3 REGISTRO DE ENTRADA SERIE Y SALIDA PARALELO: Estos registros se denominan de carga serie porque los datos entran secuencial mente a travs del primer flip-flop.

Esta construido a partir de flip-flops tipo D La entrada de datos se hace en FF1 (entrada serie). La entrada de borrado (CLR) esta conectada en paralelo a todos los flip-flops y se activa en el nivel BAJO. La entrada de reloj (CLK) esta conectada en paralelo a los flip-flops que se accionan con el flanco positivo del tren de pulso. Cada salida de los flip-flops tiene indicadores de salida (salida paralelo).

Primero colocamos la entrada de borrado a 1 y colocamos un 1 en la entrada de datos. Con el pulso de reloj 1 (flanco positivo) la entrada de 1 del FF1 se transfiere a la salida de este FF. En la salida se lee entonces 1000 (A = 1, B = 0, C = 0, D = 0). Colocamos un cero en la entrada de datos de FF1 y pulsamos la entrada de reloj una segunda vez. La salida ser 0100 (A = 0, B = 1, C = 0, D = 0). Seguimos haciendo el mismo procedimiento y comprobamos que en el pulso de reloj 5 el dato se pierde fuera del registro. De los pulsos del 6 al 9 repetimos el mismo procedimiento, pero antes del pulso 9 introducimos un 1 en la entrada de datos y con el pulso de reloj 9 se visualizar 1001. En los pulsos de reloj del 10 al 12 mantenemos la entrada de FF1 activada y comprobamos que en el pulso de reloj 12 la salida ser 1111.

PROYECTO DE TELECOMUNICACIONES 2

Pgina 3

TELECOMUNICACIONES II ING.: DAVID TERRAZAS ALMNO.: FABIO AYALA COD.: C2421-X

4. MARCO PRCTICO:
4.1 DIAGRAMA DEL CIRCUITO:
0 1 0 1 0 1 0 1 0 0 1
1

U5
10 11 12 13 14 3 4 5 6 2 15 1

SI D0 D1 D2 D3 D4 D5 D6 D7 CLK INH SH/LD 74165

10

10

10

10

SO QH

D CLK

D CLK

D CLK

D CLK

D CLK

D CLK

D CLK

D CLK

9 7

2 3

12 11

12 11

2 3

12 11

2 3

12 11

2 3

U4:A

U4:B

U7:B

U8:A

U8:B

U9:A

U9:B

U10:A
Q 5

13

13

13

13

7474

7474

7474

7474

7474

7474

7474

7474

SW1
SW-SPDT-MOM

4.2 MATERIAL Y EQUIPO UTILIZADO: 1 Circuito Integrado 74LS165 4 Circuitos Integrados 74LS74 1 Circuito Integrado 555 16 Leds de colores. Resistencias. Capacitores. Interruptor. Fuente de Alimentacin. Protoboard. Cables de conexin.

5. FUNCIONAMIENTO DEL CIRCUITO:


Se carga los datos de forma paralela al transmisor que es el circuito integrado 74LS165, cuando el pin 1 est en estado 0 lgico. Una vez cargados los datos, se coloca al pin 1 en estado 1 lgico, para poder desplazar de forma serial los datos por el pin 9 del circuito integrado 74LS165. Para poder enviar de forma sincronizada los datos, tanto el transmisor y el receptor deben estar conectados a un mismo reloj CK. Los datos entran al receptor de forma serial, a partir del primer Flip-Flop D conectados en serie. Los datos son desplazados de forma paralela en el receptor por un pulso de reloj CK.

PROYECTO DE TELECOMUNICACIONES 2

Pgina 4

TELECOMUNICACIONES II ING.: DAVID TERRAZAS ALMNO.: FABIO AYALA COD.: C2421-X

6. CONCLUSIONES:
Tras haber diseado e implementado de forma correcta el circuito de COMUNICACIN DE DATOS DE PARALELO-SERIE SERIE-PARALELO se ha podido realizar de forma exitosa el funcionamiento del circuito, dando de esta forma exitosa el cumplimiento de los objetivos planteados. Este tipo de comunicaciones es muy til para la transmisin y recepcin de datos. Este tipo de circuitos nos ayuda a disminuir las lneas de transmisin para el envo grandes cantidades de datos.

7. RECOMENDACIONES:
Realizar de forma correcta el diseo de los circuitos para no tener ningn tipo de inconveniente al momento de su funcionamiento. Revisar las hojas de dato de cada Circuito Integrado para evitar cualquier tipo de daos en el circuito. Tener mucho cuidado al momento de alimentar el circuito ya que trabaja con baja tensin.

8. BIBLIOGRAFA:
Sistemas Digitales. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall. Diseo Digital. M. Morris Mano. Ed. Prentice Hall.3ra edicin. Diseo de Sistemas Digitales. John Vyemura. Ed. T homson. Diseo Lgico. Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill.

PROYECTO DE TELECOMUNICACIONES 2

Pgina 5