Electrónica Industrial

2do curso de Ingeniería Técnica Industrial Especialidad Electricidad

Electrónica Digital: Circuitos Combinacionales

1 Diseñar, empleando el menor número posible de puertas, el circuito lógico necesario para

controlar los segmentos c, e y g de un display de siete segmentos a partir de un número del 0

al 9 codificado en BCD. Considerar que cada segmento se enciende con un “1” y se apaga con

un “0” lógico.

Realizar el circuito de control del segmento ‘e’ empleando únicamente puertas NOR de dos

entradas.

2 Se desea controlar dos bombas B1 y B2 de acuerdo con el nivel de liquido existente en un

depósito. Su funcionamiento ha de ser tal como se indica a continuación. Cuando el nivel de

líquido se encuentra comprendido entre los dos sensores “c” y “d”, debe funcionar la bomba B1

( o B2 si la temperatura de su motor alcanza un cierto límite prefijado), y se para cuando se

activa el sensor “d”. Si el nivel de líquido se encuentra por debajo de “c” se deben de activar

ambas bombas.

En caso de funcionamiento anormal de los sensores del depósito (se active “d” cuando no lo

esté “c”), ambas bombas se pararán.

Además, ambas bombas cuentan con sendos detectores de temperatura “a” y “b” para B1 y B2

respectivamente, de forma que si la temperatura de su motor supera un cierto límite, el detector

se activará y la correspondiente bomba se debe parar de forma automática.

Se pide diseñar el circuito de control según el orden siguiente:

1. Obtener la tabla de verdad.

2. Expresar las funciones en forma de minterms y simplificarlas por Karnaugh.

1
 Electrónica Industrial
2do curso de Ingeniería Técnica Industrial Especialidad Electricidad

Electrónica Digital: Circuitos Combinacionales

3. Implementar el circuito de control de la señal B1con puertas NAND.

4. Implementar el circuito de control de la señal B2 con puertas NOR.

Para la realización de un sistema de votación rápida en una cámara con un presidente y tres

vocales se desea instalar un sistema de cuenta electrónica de los votos. Todos los miembros

de la cámara disponen de dos pulsadores: uno para votar a favor y otro en contra. El esquema

de la figura muestra los bloques que componen el sistema de votación.

Diseñar el bloque de control del número de votos de forma que cumpla las siguientes

especificaciones:

ƒ En caso de que la mayoría de votos sean a favor la señal ‘resultado’ deberá ponerse a

‘1’.

ƒ En caso de que la mayoría de votos sean en contra la señal ‘resultado’ deberá ponerse

a ‘0’.

ƒ En caso de empate la salida ‘empate’ se pondrá a ‘1’ y la señal ‘resultado’ tomará el

valor que indique el voto del presidente.

ƒ En caso de que no exista empate la salida ‘empate’ permanecerá a valor ‘0’

Realizar el diseño del empleando el menor número posible de puertas NAND de dos entradas.

2
 Electrónica Industrial
2do curso de Ingeniería Técnica Industrial Especialidad Electricidad

Electrónica Digital: Circuitos Combinacionales

4 Se desea implementar una función Y, como la que se muestra en la tabla de verdad de tres

formas diferentes.

1. Mínimo número de puertas NAND de 3 entradas

2. Un decodificador 4-16 nivel activo de salida bajo y las puertas lógicas que sean

necesarias.

3. Un multiplexador de 8 canales y las puertas lógicas que sean necesarias.

5 En el circuito de la figura cuanto vale la función de salida. Si A=0, B=1 y C=1, ¿Cuanto vale la

tensión de salida? Ganancia de corriente del transistor B=100.

3
 Electrónica Industrial
2do curso de Ingeniería Técnica Industrial Especialidad Electricidad

Electrónica Digital: Circuitos Combinacionales

6 Se desea implementar un circuito digital que detecte cuándo el número binario de entrada

DCBA es múltiplo de 4 ó de 6, en cuyo caso la salida se pondrá a nivel lógico “1”. Se pide:

1. Obtener las expresiones completas y minimizadas de la primera y segunda formas

canónicas.

2. Simplificar el circuito e implementarlo empleando:

• 2.a.- La primera forma canónica y puertas NAND

• 2.b.- La segunda forma canónica y puertas NOR

3. El menor decodificador posible con salidas activas por nivel bajo y las puertas lógicas

necesarias.

4. El menor multiplexor posible y las puertas necesarias

4
 Electrónica Industrial
2do curso de Ingeniería Técnica Industrial Especialidad Electricidad

Electrónica Digital: Circuitos Combinacionales

7 Se desea implementar las siete funciones lógicas descritas en la parte inferior. Para ello, se

empleará un circuito integrado decodificador lo más pequeño posible. Realizar de forma

justificada el esquema necesario para la implementación de las funciones lógicas.

S4, S5 y S6 son tres funciones digitales que dan el número de bits que se encuentran a cero en

cuatroentradas DCBA, siendo S4 el bit de menor peso y S6 el bit de mayor peso.

8 El circuito digital que se muestra en la figura corresponde a un sistema de control del que se

pretende realizar el diseño con otros dispositivos digitales. Se pide:

1. Implementar dicho circuito con el mínimo número de puertas NAND de dos y tres

entradas.(1 punto)

2. Construir el circuito utilizando un decodificador nivel activo de salida bajo y las puertas

lógicas que se consideren oportunas.(1 punto)

S0, S1 y S2 son las entradas de selección del multiplexador, siendo la entrada de más peso la

S2. (Tomar como variable de más peso de la función la D).

5
 Electrónica Industrial
2do curso de Ingeniería Técnica Industrial Especialidad Electricidad

Electrónica Digital: Circuitos Combinacionales

9 Dada la siguiente función lógica:

en la que las variables DCBA representan un dato binario con pesos 8421 respectivamente, se

pide:

1. Obtener la tabla de verdad y las expresiones de la primera y segunda forma canónica

empleando los términos mi y Mi respectivamente.

2. Simplificar la función empleando el mapa de Karnaugh y la primera forma canónica

3. Implementar la función empleando exclusivamente puertas NAND de dos entradas y en

el menor número posible

4. Implementar la función empleando un decodificador

5. 5. Implementar la función empleando un multiplexador

10 Dado el esquema de la figura se pide:

1. Obtener la tabla de verdad de la función Y(C,B,A) (0.67 puntos)

2. Obtener las expresiones canónicas de Y(C,B,A), teniendo en cuenta que C es

el bit más significativo y A el menos significativo.

3. Minimizar la función por el método de Karnaugh e implementarla empleando

puertas NAND

Nota: Todas las puertas lógicas del esquema son de colector abierto (C.A.)

6
 Electrónica Industrial
2do curso de Ingeniería Técnica Industrial Especialidad Electricidad

Electrónica Digital: Circuitos Combinacionales