3.

Puertas lgicas bsicas

3.1. Funciones lgicas
En este apartado se anotan las tablas de la verdad de las funciones lgicas bsicas de la
electrnica digital (AND, OR, NAND, NOR, XOR, XNOR Y AOI). Se comprueban con Microcap
cada una de las tablas de la verdad representadas, quedando disponibles en el archivo
311.CIR.
3.2. Teoremas del lgebra de Boole
Se comprueba cada uno de los teoremas del lgebra de Boole indicados mediante Microcap y
se escriben las tablas de la verdad en la tabla de resultados. Los archivos de Microcap son
321.CIR, 322.CIR, 323.CIR y 324.CIR.
Los teoremas demostrados son:
Idempotencia
X+X=(X+X)1=(X+X)(X+X)=X+(XX)=X+0=X
XX=X (Identidad dual)
Absorcin
X+XY=X(1+Y)=X1=X
X(X+Y) (Identidad dual)
Involucin
X=(X)=X (Por ser nico el complemento de un nmero)
De Morgan
(Comprobada mediante tabla de la verdad y Multisim)
3.3. Entradas TTL no conectadas
Se realizar mediante simulacin en laboratorio

4. Decodificadores. Amplificadores
4.1. Estructura interna del decodificador
Se escribe la tabla de la verdad correspondiente a un decodificador 2 a 4 con salidas activas a
nivel alto y de otro con salidas activas a nivel bajo. Se dibujan los diagramas lgicos y sus
correspondientes ecuaciones. Se realiza la simulacin en Microcap del decodificador con
salidas activas a nivel bajo en el archivo 413.CIR.
4.2. Implementacin de funciones lgicas
Se nos pide disear un sistema digital capaz de detectar nmeros menores que 2 o mayores
que 9 tomando el decodificador 74138 como base. Si dibujamos la tabla de la verdad de dicho
decodificador, tal y como se muestra en la figura inferior, nos damos cuenta de que cuando el
nmero es inferior a 2, las decenas, centenas y los millares son igual a cero. Si tomamos esas
posiciones como entradas A, B y C, deber cumplirse que Y0=0 si el nmero es inferior a 2.
Si el nmero es 11 o 12, se cumple A=1, B=0, C=1; y por tanto Y5=0. Si el nmero es 13 o 14, se
cumple A=0, B=1, C=1; por tanto Y6=0. Si el nmero es 14 o 15, se cumple A=1, B=1 y C=1; por
tanto Y7=0.
Teniendo en cuenta todo esto, la funcin lgica resultante es f(Y0,Y5,Y6,Y7)=(Y0Y5Y6Y7); la
cual implementamos con una puerta NAND.

Finalmente simulamos con Microcap el decodificador en el archivo 422.CIR.

Ms adelante, en el apartado 4.2.3, se nos pide disear un sumador total de 1 bit. Hacemos un
esquema de la tabla de la verdad de nuestro futuro sumador, junto con la tabla de la verdad
del decodificador 74138:
A
0
0
1
1

B
0
1
0
1

Y3
1
1
1
0

Y2
1
1
0
1

Y1
1
0
1
1

Y0
0
1
1
1

S
0
1
1
0

C
0
0
0
1

A partir de dicha tabla, llegamos a las ecuaciones del sistema, y de ah al diagrama lgico de la
tabla de resultados:
S=Y3Y0(Y1+Y2)
C=Y3
4.3. Asociacin de decodificadores
Se nos pide asociar 4 decodificadores 2 a 4, para obtener un decodificador de 16 salidas.
Usamos el decodificador de con salidas activas a nivel alto sin entrada de habilitacin, para
trabajar sin tener en cuenta dicha entrada.
Dibujamos la tabla de la verdad del sistema, y obtenemos a partir de ella las siguientes
ecuaciones, a partir de las cuales dibujamos el diagrama lgico; siendo A, B, C y D las entradas:

Finalmente se disea un decodificador de 4 entradas y 16 salidas uniendo dos CI 74138, en el

cual el bit de ms peso activa o desactiva el segundo decodificador. Se muestra en los
comentarios la tabla de la verdad del sistema. Se simula dicho sistema con Microcap.
(433.CIR).
4.4. Empleo del decodificador como demultiplexor
Se escribe la tabla de la verdad de un demultiplexor de 8 salidas y, a partir de dicha tabla se
disea el esquema del circuito. Se realiza la simulacin en Microcap (archivo 422.CIR).

5. Codificadores. Convertidores de cdigo

5.1. Estructura interna de un codificador sin prioridad
Se escribe la tabla de la verdad de un codificador 8 a 3 sin prioridad, con entradas y salidas
activas a nivel alto. De ella se deducen las ecuaciones del sistema y el diagrama lgico.
Se simula dicho montaje en Microcap, y se responde a las preguntas en la tabla de
comentarios. La entrada de menor peso no modifica las salidas, tal y como se detalla en los
comentarios y se muestra en las ecuaciones.
5.2. Codificadores con prioridad
Se escribe la tabla de la verdad de un codificador 4 a 2 con prioridad y se indica en los
comentarios las funciones de las entradas especficas EI y las salidas EO y GS.
Se escribe la tabla de la verdad del fabricante (Texas Instruments, en este caso) del CI 74148 y
se escriben posibles aplicaciones de dicho CI.
Se disea, partiendo de dos CI 74148 un esquema de un codificador 16 a 4 con salidas activas a
nivel alto. Para unir ambos codificadores, la seal de permiso de salida del de ms peso, se usa
como seal de permiso de entrada del de menos, de forma que, cuando el de mayor peso este
inactivo, estar con permiso de entrada el de menor peso y viceversa. (Archivo 524.CIR).
5.3. Convertidor BCD a siete segmentos
Se indica en la tabla de comentarios la funcin de las entradas y salidas de control del CI 7448
segn el fabricante (Texas Instruments, en este caso).
Se simula en Microcap, un convertidor BCD-7 segmentos para comprobar el funcionamiento
del CI 7448 (archivo 532.CIR).
Se detallan el los comentarios del apartado 5.3, dos subcircuitos:
Subcircuito de comprobacin de ceros a la izquierda: Siendo Ax, Bx, Cx y Dx, con x=0, 1, 2, 3;
las entradas del nmero BCD en binario.
BI2=(desde x=2 a x=4) (Ax+Bx+Cx+Dx) -> Si todos estos son cero, los dgitos a la izquierda de
las unidades son ceros.
BI3=(desde x=3 a x=4) (Ax+Bx+Cx+Dx) -> Si todos estos son cero, los dgitos a la izquierda de
las decenas son ceros.
BI4=(desde x=4 a x=4) (Ax+Bx+Cx+Dx) -> Si todos estos son cero, los dgitos a la izquierda de
las centenas son ceros.
Subcircuito nmero mayor que 9:
Dx(CxBx)=0 -> si esto se cumple, el nmero es mayor que 9

Implementando estos dos subcircuitos en cada uno de los 4 CI 7448, se podra construr la
asociacin necesaria para representar un display de cuatro dgitos.

6. Sumadores y restadores
6.1. Estructura interna del sumador total. Asociacin serie
Se anota en la tabla de resultados la tabla de la verdad de un circuito semisumador, con su
correspondiente esquema y ecuaciones de salida.
A continuacin se anota tabla de la verdad, esquema y ecuaciones de un sumador total de 1
bit. Se dibuja el esquema de dicho sumador, obtenido a partir de dos semisumadores, y otro
con solo dos niveles de puertas.
Se simulan con Microcap ambos diseos (archivo 613.CIR) y se observan los tiempos de
retardo.
Finalmente se presenta el esquema de un sumador paralelo de n dgitos, obtenido a partir de n
sumadores totales. El acarreo se pasa en serie de un sumador total al sumador siguiente, y as
sucesivamente.
6.2. Estructura interna del sumador con acarreo anticipado
Se escriben las ecuaciones del grupo generador Gi y del grupo propagador Pi. A partir de ellas
se puede calcular el acarreo anticipado para una suma con 3 niveles de anticipacin.
Se dibuja a continuacin el diagrama lgico de una unidad sumadora, con sus
correspondientes trminos generador y propagador, anotndose las ecuaciones algebraicas de
los mismos.
Se dibuja en los comentarios generales del apartado 6.2 un sumador con acarreo totalmente
anticipado a partir del CI 74182 siguiendo las instrucciones de la hoja de caractersticas del
fabricante (Texas Instruments, en este caso).
6.3. Asociacin de sumadores con acarreo anticipado
Se disea un sumador paralelo de 16 bits con acarreo totalmente anticipado, usando el CI
74182 siguiendo las instrucciones de la hoja de caractersticas del fabricante. Siguiendo estas
mismas instrucciones se disea un sumador idntico pero de 64 bits, que se realiza de forma
esquemtica (debido a la gran cantidad de conexiones) en la tabla de resultados.
Se intenta realizar la simulacin del circuito diseado, segn se pide en el apartado 6.3.3., pero
no se consigue hacer funcionar correctamente el integrado CI 74182. Se observa que dicho
integrado procede de la librera personalizada disponible en el CD-ROM de las prcticas. Se
han usado otros CI pertenecientes a esta librera sin problemas, por lo que se desconoce cul
es el problema. Se deja dicha simulacin, a la espera de poder arreglar el problema en alguna
tutora.
6.4. Sumador/Restador
Se disea, a partir del CI 7483, un sumador/restado de 4 bits, incluido el bit de signo.
Bsicamente este sumador realiza la operacin suma de dos nmeros de 4 bits, invirtiendo las

cifras del segundo nmero y sumndole 1, segn el convenio de complemento a 2, cuando se

trata de la operacin resta.
Se repite el mismo proceso usando el convenio de complemento a uno. En este caso, el
sumador simplemente invierte todas las cifras del sustraendo de la resta, para despus realizar
una suma.
Finalmente se realiza un comparador de magnitud, partiendo de un montaje similar a los dos
anteriores, usando adems el convenio de complemento a dos. Dicho comparador analiza el
resultado de la resta de dos nmeros de 4 bits incluido el signo A y B, y comprueba si el
resultado es positivo, negativo o cero para poder saber qu nmero es mayor, o si ambos son
iguales.

7. Unidad aritmtico-lgica
7.1. Estructura interna de una unidad aritmtico-lgica
Se anota la tabla de la verdad del CI 74181 con entrada activa a nivel alto suministrada por el
fabricante (Texas Instruments, en este caso).
Se describen las distintas operaciones aritmticas que puede realizar el CI 74181 en el
apartado de comentarios 7.1.2.
Se realiza el montaje del CI 74181 en Microcap (archivo 713.CIR), de forma que se simulen
todas las operaciones aritmticas que el CI es capaz de realizar. Se inserta el cronograma en el
apartado de resultados, siendo CN y M las entradas de control que seleccionan el tipo de
operacin a realizar, segn la tabla de la verdad realizada en el apartado anterior.
7.3. Asociacin de unidades aritmtico lgicas
Se asocian primeramente en serie 4 ALUs CI 74181. Para ello, se ponen en comn las entradas
selectoras Si, para que las 4 ALUs tengan seleccionada la misma funcin y se conectan las
salidas de cada ALU a las entradas de la ALU siguiente.
A continuacin se asocian dichas ALUs en paralelo, hacindose necesario usar tambin el
circuito 74182 para el acarreo. Las conexiones se realizan segn indica el fabricante (TI),
conectando el generador y propagador de acarreo de cada ALU al CI 74182 para el acarreo
anticipado.

8. Sistemas secuenciales. Biestables

8.1. Estructura de un biestable RS-NAND con sincronismo por nivel
Se dibujan los esquemas de los biestables RS-NAND y RS-NOR con sincronismo por nivel alto.
Esto quiere decir que ambos se activan con la seal de reloj en nivel alto. Se construye tambin
la tabla de la verdad de ambos biestables.
Sus ecuaciones son:
RS-NAND: Qt+1=QtCLK+CLKS(R+Qt)
RS-NOR: Qt+1= QtCLK+CLKR(S+Qt)
Se simula el biestable RS-NAND del apartado anterior con Microcap (archivo 812.CIR) y se
dibuja el cronograma de la evolucin de las salidas en funcin de las entradas, para todas las
entradas posibles.
8.2. Biestables con sincronismo por flanco
Se dibuja el esquema de un biestable J-K con sincronismo por flanco. En dicho biestable, puede
darse el fenmeno de captacin de unos, ya que, al no estar sincronizados maestro y esclavo,
podra pasar, en funcin del tiempo de retardo de las puertas de cada uno de los dos
biestables, y del tiempo de cambio de flanco del reloj, que la etapa mestra cambiase dos veces
de signo sin que a la etapa esclavo le diese tiempo a capturar dicho cambio. Se realiza en el
apartado 8.2.3. un cronograma dnde se presenta ese fenmeno.
Ms adelante, se consulta en la hoja de caractersticas del CI 7474 los tiempos de hold y de
setup suministrados por el fabricante (Texas Instruments, en este caso), y se anotan en la tabla
de resultados.
Se realiza la simulacin en Microcap (archivo 824.CIR) del CI 7474 y se anotan los valores de
los tiempos de hold y setup obtenidos en la tabla de resultados, as como el cronograma
resultante.
8.3. Diseo de sistemas secuenciales
Se disea un contador de mdulo 16 (4 bits) usando el CI 7473. El nmero mnimo de 7473 a
usar son 4, ya que necesitamos 4 salidas, y cada CI tiene una directa y una invertida.
Se asocian dichos CIs en serie, de forma que la salida invertida de cada uno es la entrada del
reloj del siguiente. De esta forma, primero cuentan las unidades, despus las decenas, etc.
A continuacin se disea el mismo contador usando CIs 7474. El esquema utilizado es muy
similar. Los relojes van conectados de la misma manera. Adems, la salida invertida
retroalimenta la entrada del propio biestable D, de esta forma, se consigue que cada impulso
la salida cambie de cero a uno y viceversa. El reloj controla, como en el caso anterior, que
primero cambien las unidades, despus las decenas y as sucesivamente.

En el siguiente apartado, se dibuja un registro de desplazamiento de entrada serie y salida

paralelo de 4 bits usando biestables J-K sincronizados con la misma seal de reloj. Cada
biestable le pasa la informacin al siguiente en serie. Se podra dibujar el mismo esquema con
un CI 7474 procediendo de manera anloga.
Finalmente se simula en Microcap el contador asncrono mdulo 16 con CIs 7474, que puede
verse en el archivo 834.CIR. El comportamiento es similar al esperado de forma terica.

9. Sistemas secuenciales. Contadores y registros

9.1. Contadores sncronos
Se disea un contador sncrono de mdulo 16 (4 bits) a partir de biestables sncronos J-K. Se
presentan el circuito lgico y las ecuaciones de salida en la tabla de resultados.
Se disea un contador sncrono de bits de cdigo Gray y se simula su funcionamiento en
Microcap (archivo 914.CIR). Se presenta en la tabla de resultados el cronograma obtenido,
mientras que, en el apartado de comentarios, se muestran las ecuaciones de partida para el
diseo del circuito.
9.2. Asociacin de contadores
A partir de la hoja de caractersticas del CI 74190 proporcionada por el fabricante (TI), se
obtiene la tabla de funcionamiento de este contador de dcadas y se escribe en la tabla de
resultados. En la tabla de comentarios, se anota la funcin de cada una de las salidas de
control y la respuesta a las preguntas planteadas en el apartado 9.2.1.
En la tabla de resultados, se muestra el diagrama lgico necesario para implementar un
contador de 2 dgitos BCD a partir de 2 CI 74190. La seal RCO usada para el acarreo rpido,
sirve de entrada de activacin para el segundo contador. De esta forma, el segundo contador
solo contar cuando el primero llegue al overflow/underflow (alcance el nueve o el cero).
9.3. Registros de desplazamiento
Se obtiene la tabla de funcionamiento del CI 74194 de la hoja de caractersticas proporcionada
por el fabricante (TI). A continuacin se describen los distintos bloques funcionales que se
observan en el diagrama lgico del circuito.
Usando dicho CI, se disea un contador Johnson de 8 bits. Para ello, se sincronizan 2
contadores con la misma entrad de reloj y la salida de mayor peso del primero es la entrada de
menor del segundo, mientras que la salida de mayor del segundo es la entrada de menor del
primero. De esta forma se consigue el desplazamiento a la derecha deseado.

10. Empleo de memorias para la implementacin de circuitos combinacionales

10.1. Descripcin del sistema. Mapa de memoria
Utilizando una memoria EPROM de 2048 bytes (CI 2716) se debe disear una unidad aritmtica
BCD que realice una serie de funciones descritas en el guion de prcticas.
Se dibuja el diagrama lgico del sistema, indicando las entradas y las salidas, as como las
entradas de control, dos de las cuales nos servirn para elegir entre cuatro funciones (suma,
resta, multiplicacin y divisin).
Se escribe la tabla de la verdad resumida con las posiciones ms significativas del sistema
diseado en la tabla de resultados y se contesta a las preguntas propuestas en el apartado
10.1.3.
10.2. Creacin y verificacin del fichero binario
Siguiendo las instrucciones del cuaderno de prcticas, se utiliza el programa eprom_uabcd para
cargar el archivo de texto con los valores de las posiciones de memoria necesarias para
implementar la unidad aritmtica BCD solicitada. El programa devuelve un fichero binario con
el contenido de las posiciones de memoria a grabar en la EPROM. Se comprueba que el
programa realiza todas las operaciones correctamente, usando de nuevo la aplicacin
eprom_uabcd.
A su vez, se abre el archivo eprom_binario recin generado con un editor hexadecimal y se
copia el contenido de cada una de las 1024 posiciones de memoria a grabar en la EPROM en la
tabla de comentarios generales (no se ha podido copiar en la tabla de resultados habilitada
para tal efecto por problemas con el formato).

11. Empleo de PLDs (PAL) para la implementacin de circuitos secuenciales

11.1. Descripcin del sistema. Diagrama lgico
Se pide disear un dispositivo que acta como un registro de desplazamiento con
funcionalidades personalizadas utilizando un PAL (CI PAL16R6).
Se describe en el apartado de resultados la tabla de la verdad del sistema propuesto, con las
entradas, salidas, entradas de control y descripcin de sus funcionalidades.
Se dibuja el diagrama lgico del sistema, usando biestables sncronos tipo D. Dicho diagrama
puede verse en el apartado 11.1.3 de la tabla de resultados.
11.3. Ecuaciones lgicas
Mediante el programa PALASM (v.4) del fabricante de dispoditivos PAL MMI se realiza la
implementacin y simulacin de dicho CI PAL16R6.
Primeramente se escribe el fichero de entrada (archivo RegUni4b.pds). En l se incluye la
seccin de declaraciones, en la que se escribe el nombre del diseo, autor, etc.; as como el
dato ms importante, la distribucin y nombre de las patillas del chip.
En seccin de ecuaciones, se le aaden las ecuaciones para poder realizar las funciones
descritas en el apartado 11.1. del manual de prcticas.
Una vez escrito el archivo de entrada, se procede a su lectura y compilacin mediante el
programa PALASM. El programa nos informa de que la compilacin se ha llevado a cabo con
xito y genera el fichero de programacin del dispositivo *.JED y el mapa de fusibles *.XPT.
Una vez generados dichos archivos, escribimos la parte de simulacin del circuito en el archivo
de entrada RegUni4b.pds. En la parte de simulacin (Simulation), se introducen las variables a
medir durante la simulacin, as como los valores que tienen que adoptar las entradas y el
reloj. Se programa esta parte de acuerdo con los requerimientos del apartado 11.1 de la gua
de prcticas y se corre la simulacin.
Trascurrida la simulacin sin errores, se accede a la representacin del cronograma de la
simulacin haciendo uso de las opciones que proporciona el programa. Se copia dicho
cronograma en la tabla de resultados, observndose que el chip simulado cumple con las
funciones solicitadas.