Documentos de Académico
Documentos de Profesional
Documentos de Cultura
EXPERIENCIA N°: 7
TÍTULO DE LA EXPERIENCIA
ALUMNO
LAUREANO MENA JHON
FECHA DE
FECHA DE REALIZACION
PRESENTACION
19/12/2022 19/12/2022
NOVIEMBRE 2022 - B
EXPERIENCIA Nº 07
I.- OBJETIVO:
Diseñar circuitos que solucionen problemas de ingeniería utilizando circuitos combinacionales
con criterio adecuado y responsabilidad ambiental.
Dispositivos:
- 3 compuertas AND de dos entradas,
- 1 compuerta NOR de tres entradas,
- 5 compuerta NOT de una entrada
- 4 multiplexores dobles de 4 bits (74HC157),
- 4 decodificadores de BCD a 7 segmentos (74HC4511).
- 1 circuito comparador 7485,
- 1 circuito sumador (7483)
- 2 displays de 7 segmentos.
- 1 multiplexor de dos números de cuatro bits cada uno (74HC157).
- 14 resistencias 330 ohms limitadoras de corriente.
1.1. PREGUNTA 1
a) 10 b) F c) 16 d) FF
1.2. PREGUNTA 2
decimal:
1000(BCD) es en decimal: 8
a) 40 b) 28 c) 101000 d) 10
1.3. PREGUNTA 3
G2(13) = 00112
a) 1101 b) 0010 c) 0011 d) 0010
1.4. PREGUNTA 4
Como podemos ver en el circuito simulado de la compuerta XNOR, coincide con la tabla lógica.
a) NOR exclusiva
b) NAND
c) NOR
d) OR exclusiva
Correspondería la función lógica NOR exclusiva, con la siguiente explicación:
F =A+B=A*B+A*B
Si reemplazamos en la tabla de verdad coincide.
1.5. PREGUNTA 5
La función lógica:
F=A*B
1.6. PREGUNTA 6
1.7. PREGUNTA 7
a) Multiplexor
b) Codificador
c) Comparador
1.9. PREGUNTA 9
a) Biestable
b) Multiplexor
c) Contador
d) Latch
1.10. PREGUNTA 10
1.11. PREGUNTA 11
a) 3 b) 4 c) 8 d) 16
La respuesta es la “b”, porque las entradas de datos son igual a 2^n entradas de datos.
1.13. PREGUNTA 13
1.15. PREGUNTA 15
• ¿Para qué se utiliza la entrada Latch Enable / Strobe del decodificador BCD – 7
segmentos (74HC4511)?
Cuando STROBE está a nivel bajo o estado 0 se encuentra bloqueado el sistema, y cuando
està en estado 1, se encuentra habilitado.
0= Strobe (bloquea)
Respuesta: C) Entrada LE/STB :1: lath Enable; 0 = Strobe (bloqueado)
1.16. PREGUNTA 16
1.17. PREGUNTA 17
1.18. PREGUNTA 18
a) Se desprecia
d) Es siempre cero
VI.- PROCEDIMIENTO
Para los siguientes problemas analizar y seguir los pasos de diseño para ser resueltos.
2.1. PROBLEMA 1
2.2. PROBLEMA 2
S A B F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
Tabla de Verdad
S/AB 00 01 11 10
0 0 0 1 1
1 0 1 1 1
F =S·A+S·B
d) Dibujar el circuito lógico simplificado con C.I. 7400 (puertas NAND de dos
entradas).
Circuito Lógico con puertas NAND 7400N
2.3. PROBLEMA 3
2.4. PROBLEMA 4
(A) y Hora (B) de DOS dígitos (BCD) cada una para mostrarlo en dos visualizadores de
7 segmentos (F) mediante una entrada de selección (S), de forma que si S=0
entonces F corresponde con A y si S=1 entonces F corresponde con B.
Es una extensión del problema anterior, simplemente hay que utilizar dos multiplexores
dobles de 4 bits (74HC157), pero con el control (S) común a ambos multiplexores. En este
caso no hay entrada de bloqueo por lo que no se ha incorporado un circuito decodificador
de BCD a 7 segmentos (74HC4511).
2.5. PROBLEMA 5
• Diseñar el circuito lógico para el control de una máquina fotocopiadora. Esta máquina tiene
una selección del número de copias a realizar (Preset) de un máximo de 9 copias y un
contador del número de copias realizadas. El sistema determinará cuando la máquina tiene
que parar. Además, indicará el número de copias realizadas y las que faltan por realizar,
ambos datos se mostrarán en un visualizador de 7 segmentos.
Se realizará una comparación entre el número de selección de copias (preset) y el del
contador, para ello se utilizará un circuito comparador 7485, donde la salida A=B servirá para
indicar Stop. Para saber el número de las copias que faltan por realizar es necesario un
circuito restador (resta el valor de la selección menos el valor del contador). Para lograr una
resta hay que sumar el minuendo con el complemento a dos del sustraendo. El complemento
a dos de un número se obtiene intercambiando unos por ceros y al resultado se suma uno.
Para obtener el circuito restador se utiliza un circuito sumador (7483) y cuatro puertas
inversoras para invertir el valor de contador. La entrada de acarreo inicial se conecta a
tensión de alimentación (Vcc) para sumar uno. Se añaden dos visualizadores de 7
segmentos para conocer el número de copias realizadas y las que faltan por realizar.
Circuito diseñado en Proteus (Archivo Adjunto Al envió como PROBLEMA 5)
EXPLICACION
Con este sistema podemos ver por medio de los displays dos números, tenemos una
selección y un contador, el sistema consta como se ve en la figura en SELECCIÓN el bit 3
está en estado 1, entonces tenemos un valor de 4, y en CONTADOR el bit 1 y 2 están en
estado 1, entonces tenemos un valor de 3 (REALIZADAS) entonces en el display de FALTAN
resulta la resta SELECION – CONTADOR = 1, ese sería el proceso de este sistema.
2.6. PROBLEMA 6
• Diseñar un circuito lógico para el control de la dirección del motor de un ascensor (arriba, abajo
o paro) de un edificio de 8 plantas (0 a 7).
La entrada de cada pulsador y de cada posición del ascensor se codificará a binario mediante
codificador de 8 a 3. Posteriormente se realizará una comparación entre ambos números y en
función del resultado se sabe si el ascensor tiene que subir, bajar o permanecer parado.
Circuito diseñado en Proteus (Archivo Adjunto Al envió como PROBLEMA 6)
EXPLICACION