DEPARTAMENTO DE ELECTRICA, ELECTRONICA Y

TELECOMUNICACIONES

CARRERA: INGENIERIA EN ELECTRONICA Y AUTOMATIZACION

ASIGNATURA: CIRCUITOS Y SISTEMAS DIGITALES (LAB) NRC: 9886

PROFESOR: ING. RAMIRO RÍOS P., PHD.

INFORME
PRÁCTICA No. 3

TEMA: Circuito Multiplicador 3 x 2 bits

CADENA GRANDA EDISON MAURICIO

FECHA DE ENTREGA: 22/12/2022

ESCORZA PILLAJO MATEO SEBASTIÁN

 Resumen

Este trabajo trata del diseño de un circuito multiplicador de dos números, un número A de 3 bits y
un número B de 2 bits, donde el resultado se visualiza en binario natural sobre leds, también se presentará
el circuito donde se puede visualizar el resultado de la multiplicación de los dos números a través de un
codificador BCD y presentado en 2 display’s de 7 segmentos.
Objetivos

General
 Diseño y simulación de un circuito multiplicador 3 x 2 bits, aplicando los conocimientos
adquiridos en clases para la solución de la problemática dada.
Específicos
 Establecer y definir las entradas como salidas como parte de la solución del problema.
 Simular el circuito resultante del problema planteado usando compuertas lógicas y
los dispositivos MSI estudiados en clase.

Marco Teórico

 Sumador Completo Full Adder74LS283

74LS83 Sumador Binario o SN74LS83N es un circuito integrado “CI” de 4 Bit con acarreo
rápido y encapsulado DIP-16. El 74LS83 tiene cuatro etapas independientes de circuitos sumadores
completos en un solo paquete. Se usa comúnmente en aplicaciones donde están involucradas operaciones
aritméticas.

Cuenta con una implementación de ripple-carry. La lógica del sumador, incluido el carry, se
implementa en su forma verdadera, lo que significa que el logrado sin necesidad de inversión lógica o de
nivel.

Es de alta velocidad binaria 4-Bit con la serpiente llena interno realizar búsqueda hacia delante.
Se acepta dos palabras de 4 bits binarios (A0 -A3, B0 -B3) y una Acarreo de entrada (C0). Genera las
salidas binarias y la transferencia de salida desde el bit más significativo.

Fig 1. Sumador 74LS283

  Comparador 74LS85

El comparador binario 74LS85 es un circuito integrado que compara dos valores binarios (A &
B) de 4 bits, tiene tres salidas como resultado de la comparación las cuales son A>B, A<B & A=B. Las
salidas dependen de la comparación realizada con las magnitudes de los valores de entrada. En caso que
las magnitudes sean las mimas, el circuito integrado contiene 3 entradas adicionales cada entrada le da la
prioridad a la salida de la misma por ejemplo la entrada de A>B le da prioridad a la salida A>B y así
sucesivamente, esto en el único caso en donde las magnitudes de las entradas A & B sean iguales.

Fig 2. Comparador 74L85

 Decodificador BCD 74LS47

El 74LS47N es un decodificador/controlador de BCD a siete segmentos con salidas de activación

en bajo, diseñadas para la conducción directa de indicadores incandescentes o LEDs de ánodo común. El
circuito puede impulsar bujías de lámpara o LEDs de cátodo común. Todos los circuitos, excepto el
LS49, tienen controles de entrada/salida de supresión de cresta completa y una entrada para prueba de
lámpara. Los patrones de visualización para los contadores de entrada BCD superiores a 9 son símbolos
únicos para autenticar las condiciones de entrada. Sus circuitos incorporan control de puesta a cero de
flanco positivo o negativo automático (RBI\ y RBO\). La prueba de lámpara (LT/) de estos tipos se puede
realizar en cualquier momento cuando el nodo BI\/RBO\ está en nivel alto. Todos los tipos (incluyendo el
'49 y el 'LS49) contienen una entrada de borrado (BI\) que puede ser utilizada para controlar la intensidad
de la lámpara pulsando o inhibiendo las salidas.

Fig3. Decodificador BCD 74LS47

  Display’s 7 segmentos

El display de 7 segmentos tiene una estructura casi estándar en cuanto al nombre de los
segmentos. Para dicho elemento, se cuenta con 7 leds, uno para cada segmento. Para cada segmento, se le
asigna una letra desde la «a» hasta la «g». El display tiene por nombre a cada uno de los siguientes
segmentos, es decir, el símbolo del display 7 segmentos es:

Fig4. Display 7 segmentos

 Compuerta AND 74LS08

Cada compuerta tiene dos variables de entrada designadas por A y B y una salida binaria
designada por x.

La compuerta AND produce la multiplicación lógica AND: esto es: la salida es 1 si la entrada A y
la entrada B están ambas en el binario 1: de otra manera, la salida es 0.

Estas condiciones también son especificadas en la tabla de verdad para la compuerta AND. La
tabla muestra que la salida x es 1 solamente cuando ambas entradas A y B están en 1.

El símbolo de operación algebraico de la función AND es el mismo que el símbolo de la

multiplicación de la aritmética ordinaria (*).

Las compuertas AND pueden tener más de dos entradas y por definición, la salida es 1 si todas
las entradas son 1.

Fig 5. Tabla de verdad de la compuerta AND y su símbolo

Equipos, Materiales y Software empleados

Equipos
 Computadora
Softwares empleados
 Proteus

Procedimiento de diseño de la solución

PRIMERA PARTE:

Problema

 Realizar el diseño lógico y la simulación en Proteus de un circuito Multiplicador de 2

números: A(A2A1A0) y B(B1B0). El resultado se visualiza en binario natural, sobre LED's.

 El circuito permite que se pueda visualizar el resultado de la multiplicación de los dos

números en display's de 7 segmentos.

Análisis y solución del problema

1. Definición de variables

 Entradas:
A0: Bit 0 (menos significativo) del número A
A1: Bit 1 del número A
A2: Bit 2 (más significativo) del número A
B0: Bit 0 (menos significativo) del número B
B1: Bit 1 (más significativo) del número B

 Salidas:
Para determinar el número de bits de salida se analiza el máximo valor que se obtendrá al realizar
la operación de la multiplicación.
o Número máximo A: (111) = 7
o Número máximo B: (11) = 3
o Valor máximo del resultado de la multiplicación R: (10101) = 21 -> A.B
 Por lo tanto, el número de bits necesarios para representar los resultados de la multiplicación es
de 5 bits.
Una vez definido las variables, representamos el problema con un diagrama de bloques de la
siguiente manera:

Fig. 6. C.D. solución del problema

En el primer bloque se implementará un circuito digital (C.D.1) que realiza la operación de

multiplicación de los números A (A0A1A2) y B(B0B1) expresados en binario y el resultado también lo
muestra en binario las salidas se visualiza en diodos leds conectados como se muestra en la figura
anterior.

En el segundo bloque se diseña un implementará un circuito digital (C.D.2) que convierta un

número binario natural de 5 bits a un número en BCD de dos dígitos, con el objetivo de mostrar el
resultado de la multiplicación en los display’s de siete segmentos mediante un circuito integrado
decodificador de BCD a siete segmentos que se analizó en la práctica anterior (IC 74LS47).

2. Diseño del multiplicador (C.D.1)

Para llevar a cabo la multiplicación se multiplica los números bit a bit, al igual como si se
trabajase con números decimales. Los bits del multiplicando se multiplican primero por el bit menos
significativo del multiplicador, luego por el bit más significativo, como se muestra a continuación:
 A2 A1 A0
X B1 B0
+ A2B0 A1B0 A0B0
A2B1 A1B1 A0B1
R4 R3 R2 R1 R0

R0 es el bit menos significativo del resultado de la multiplicación y resulta de realizar el operador

lógico “y” entre el A0 y B0. La salida R1 se obtiene de la suma aritmética entre A1B0 y A0B1, por lo
tanto, es indispensable el uso de un sumador aritmético binario. El sumador con el que trabajaremos es el
sumador cuádruple 74ls283. El R2 se obtiene de la misma forma que el R1. El bit R3 resulta de la suma
aritmética entre 0 y A2B1 y el bit R4 corresponde al acarreo del R3.

A2 A1
0 0
1 0
2 0
3 0
4 1
5 1
6 1
7 1
B1 B0
0 0
1 0
2 1
3 1
A0
0 0
0 1
1 0
1 1
0 1
0 1
1 0
1 1
0
1
0
1

R4 R3 R2 R1 R0
0 0 0 0 0
0 0 0 0 1
0 0 0 1 0
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
0 0 1 1 0
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
0 1 0 1 0
 0 1 0 1 1
0 1 1 0 0
0 1 1 0 1
0 1 1 1 0
0 1 1 1 1
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1

A continuación, se presenta el circuito multiplicador de los números A(A2A1A0) y B(B1B0).

A2

A1

A0

B1

B0

U2:A
1
3

2
U1
74LS08 R0
5 4
A0 S0 R1
R2
3 1
U2:B 14
A1 S1 13 R3
A2 S2 10
4 12 R4
A3 S3
6
6
5
B0
2
B1
74LS08 15
B2
11
U2:C B3
7 9
9 C4
8

C0
10 74LS283

74LS08

U2:D
12
11
13

74LS08

U3:A
1
3
2

74LS08

U3:B
4
6
5

74LS08

Fig. 7. C.D.1 Multiplicador

SEGUNDA PARTE:

3. Diseño del convertidor de binario a BCD (C.D.2)

Para realizar la conversión de binario a BCD primero observaremos la relación de los números en
BCD con respecto a los números binarios mediante una tabla de verdad.
 Numer BCD BCD BCD BCD BCD3 BCD BCD BCD
o R4 R3 R2 R1 R0 7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 1 0 0 0 0 0 0 0 1
2 0 0 0 1 0 0 0 0 0 0 0 1 0
3 0 0 0 1 1 0 0 0 0 0 0 1 1
4 0 0 1 0 0 0 0 0 0 0 1 0 0
5 0 0 1 0 1 0 0 0 0 0 1 0 1
6 0 0 1 1 0 0 0 0 0 0 1 1 0
7 0 0 1 1 1 0 0 0 0 0 1 1 1
8 0 1 0 0 0 0 0 0 0 1 0 0 0
9 0 1 0 0 1 0 0 0 0 1 0 0 1
10 0 1 0 1 0 0 0 0 1 0 0 0 0
11 0 1 0 1 1 0 0 0 1 0 0 0 1
12 0 1 1 0 0 0 0 0 1 0 0 1 0
13 0 1 1 0 1 0 0 0 1 0 0 1 1
14 0 1 1 1 0 0 0 0 1 0 1 0 0
15 0 1 1 1 1 0 0 0 1 0 1 0 1
16 1 0 0 0 0 0 0 0 1 0 1 1 0
17 1 0 0 0 1 0 0 0 1 0 1 1 1
18 1 0 0 1 0 0 0 0 1 1 0 0 0
19 1 0 0 1 1 0 0 0 1 1 0 0 1
20 1 0 1 0 0 0 0 1 0 0 0 0 0
21 1 0 1 0 1 0 0 1 0 0 0 0 1

Tabla 2
Tabla de verdad de la relación entre los números binarios y BCD

Análisis:

De la tabla anterior se observa que el bit BCD0 tienes los mismos valores que el bit R0 del
número en binario, por lo tanto, BCD0 = R0, es decir va conectado directamente de R0 a BCD0. Lo
siguiente es determinar BCD6 y BCD7 que son valores que siempre valen “0” en la tabla anterior, debido
a que en la multiplicación el valor máximo a obtener es 21.

Para obtener las salidas BCD1 a BCD5 se analiza la relación que hay con su respectivo
equivalente en binario. En la tabla se observa que para los números desde 0 a 9 el número en binario es
igual a su equivalente en BCD (son los valores sombreados en verde de la tabla anterior), desde el número
R(R4R3R2R1) = 01010 que representa el número diez en decimal hasta el número R(R4R3R2R1) =
10011 que representa el número 19 en decimal, su equivalente en BCD resulta de sumar 3 al número en
binario, sin tomar en cuenta los bits BCD0 y R0.

Por otro lado, desde el número R(R4R3R2R1) = 10100 que representa el número 20 en decimal
hasta el número R(R4R3R2R1) = 10101 que representa el número 21 en decimal, su equivalente en BCD
resulta de sumar 6 al número en binario, sin tomar en cuenta los bits BCD0 y R0.

Dicho esto, el circuito digital realizará lo siguiente:

 Si el número R(R4R3R2R1) es mayor a 4, se sumará R(R4R3R2R1)+3 para obtener

su equivalente en BCD(BCD5 BCD4 BCD3 BCD2 BCD1).

 Si el número R(R4R3R2R1) es mayor a 9, se sumará R(R4R3R2R1)+6 para obtener

su equivalente en BCD(BCD5 BCD4 BCD3 BCD2 BCD1).

A continuación, se muestra el circuito que realiza lo antes mencionado:

U4 U7 U8
R0 R1 R2 R3 R4 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 4BCD0
10 5 A0S0 4 5 A0S0
74LS85 R1 R2 R3 R4 1BCD1
12 3 A1S1 1 3 A1S1
13BCD2
13 14 A2S2 13 14 A2S2
10BCD3
15 12 A3S3 10 12 A3S3
BCD4
9
11 6 6
14 2 B0 B1 B2 B3 2 B0 B1 B2 B3
1
15 15
2
7 11 11
3 QA<B QA=B QA>B
6 C0C4 C0C4
4
5 9 9
BCD5
7 7
74LS283 74LS283

U5
10 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B
12 74LS85
13
15
9
11
14
1
2
QA<B7
3
QA=B6
4
QA>B 5

Fig 8. C.D.2 Conversor de binario a BCD

Debido que el primer sumador ya le está sumando más tres, entonces en el segundo sumador se
debe sumar tres más para completar el seis en el caso de que el número sea mayor a 19.

Finalmente, para mostrar el resultado en display’s de siete segmentos se emplea el integrado

74ls47 que es un decodificador de BCD a siete segmentos. A continuación, se visualiza esto.
 sa2 sa1 sb1 sc1 sd1 se1 sf1 sg1
sb2
sc2
sd2
se2
sf2
sg2

R17 220 R24 220

s a1 sa2

R11 220 R18 220

s b1 sb2
U9 U10 R19
7 13 12
R12 220
7 13
220
BCD0 BCD1 1BCD2
A BCD3 QA c1 s BCD4 BCD5 A QA sc2
11 1 12
2 QB 10 QB
2 11
6 B QC 9 R13 220 d1 6B QC
10
R20 220
4 C QD 15 s C QD sd2
5 D 4 QE 9
QE 14 D
5 15
3 BI/RBO QF R14 220 e1
3
BI/RBO QF
14
R21 220
RBI QG s RBI QG se2
LT
R15 220 f1
74LS47
R22 220
s sf2
74LS47
R16 220 R23 220
sg1 sg2

Fig 9. C.D.1 Representación en display’s de siete segmentos.

Simulación:

Fig 10. Circuito Multiplicador Simulado

Análisis de resultados de las simulaciones y de los circuitos armados

 La simulación presentada, muestra un ejemplo del ingreso en binario natural de: número A: 100
representa 4 en decimal y numero B:11 en binario y 3 en decimal, así obtener a la salida en 2
display’s 7 segmentos el 12 en número decimal.

 Se presenta en la parte superior la salida del multiplicador con ingreso numero A y B en leds
representado así en binario natural; del ejemplo presentado observamos la salida en led’s
00110 que representa en binario natural y significaría 12 en numero decimal.

 Se ha dividido en sectores para mejor visualización del circuito.

Conclusiones y recomendaciones

Conclusiones
 Se concluye que se puede resolver el problema planteado aplicando los conocimientos adquiridos
en clase de compuertas lógicas y sus funcionalidades, dispositivos MSI y display’s 7 segmentos
para tener una mejor visualización.
 Se estableció las entradas y salidas del problema, lo que contribuyó con la solución del problema.
 Se concluye que primero hay q establecer los bits a usarse y posibles a obtener para una
salida coherente y eficaz
 Se pudo simular el circuito resultante usando el software Proteus para después verificar
el funcionamiento, el cual funciona acorde a la tabla de verdad obtenida.
Recomendaciones
 Se debe definir las variables de entrada y salida del problema para poder solucionar de la mejor
manera, por lo que se debe analizar correctamente y con criterio estos parámetros iniciales ya
que son el comienzo de la solución del problema.
 Otra recomendación sería la de explorar las herramientas que proporciona el simulador,
además de practicar desarrollando circuitos simples con la finalidad de estar adaptado y tener
el conocimiento de lo que ofrece Proteus.
 Conocer la teoría de cada dispositivo MSI y su numeración para una rápida aplicación en el
software Proteus.

Referencias

 Tocci, R., Neal, S., & Gregory, L. (2007). Sistemas digitales. Principios y aplicaciones. Décima
edición.
Pearson Educación, México. 978-970-26-0970-4.

 ING. RÍOS R., PHD. Sistemas digitales, apuntes (2022), ESPE.