PROBLEMA 1

Disear el circuito lgico que implemente un multiplicador, donde disponemos

de 4 entradas, dos para cada uno de los dos nmeros de 2 bits (A=a 1a0 y
B=b1b0) que vamos a multiplicar, y 4 salidas, donde aparecer el producto en
forma de n binario (Z= z3z2z1z0).

PROBLEMA 1
La figura adjunta, muestra el cruce de una autopista principal con un
camino de acceso secundario. Se colocan sensores de deteccin de
vehculos a lo largo de los carriles C y D (camino principal) y en los
carriles A y B (camino de acceso). Las salidas del sensor son BAJA
cuando no pasa ningn vehculo, y ALTA cuando pasa algn vehculo.
El semforo del cruce se controlar de acuerdo a la siguiente
lgica:
El semforo E-O (Este-Oeste)
estar en verde siempre que C y
D estn ocupados
El semforo E-O (Este-Oeste)
estar en verde siempre que C
D estn ocupados pero A y B no
estn ocupados
El semforo N-S (Norte Sur)
estar en verde siempre que los
carriles A y B estn ocupados
pero C y D no lo estn
El semforo N-S tambin estar
en verde cuando A o B estn
ocupados en tanto que C y D
estn vacos.
El semforo E-O estar en verde
cuando NO haya vehculos transitando.
Utilizando las salidas de los sensores A.B.C. y D como entradas, disee
un circuito lgico para controlar el semforo. Debe haber 2 salidas N/S, y
E/O que pasen a Alto cuando la luz correspondiente se pone en verde.
Solucin: Tabla de
Verdad:
ENTRADA
A
B
C
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0

SALIDA
D
0
1
0
1
0
1
0
1
0
1

NS
0
0
0
0
1
0
0
0
1
0

EO
1
1
1
1
0
0
0
1
0
0

1
1
1
1
1
1

0
0
1
1
1
1

1
1
0
0
1
1

0
1
0
1
0
1

0
0
1
0
0
0

0
1
0
0
0
1

Funciones Lgicas:
Funcin lgica N-S
NS = ABCD + ABCD + ABCD
Simplificando
NS = (A + B).CD
Funcin lgica E-O
EO = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD +
ABCD
Simplificando
EO = AB + CD
Diagrama del circuito lgico:

PROBLEMA 1
a) Disear un circuito combinacional que permita obtener el cdigo
de Hamming correspondiente al BCD natural.
b) Disear el circuito que determine si ha habido un error y en tal
caso, que genere el n binario correspondiente a la posicin que
ocupa ese error.
Se han recibido los datos a, b, c, d codificados en Hamming de 7 bits
con paridad par, y es necesario detectar y corregir los bits con errores.
a) 1100100; b) 1110101; c) 1010101; d) 1110111
Solucin (a): Para mantener la paridad par en el grupo 2, 3, 6,7 debe
cambiarse el bit de la posicin 2 (C2). El dato corresponde a 1101.

Solucin (b): Para mantener la paridad par en los grupos 2,3,6,7 y

4,5,6,7 se debe cambiar el bit de la posicin 6 (I6) para obtener la
paridad correcta. El dato es: 1011.

Solucin (c): En este caso, no hay error en el dato enviado.

Solucin (d): Para mantener la paridad par en los grupos 4, 5, 6,7 se

debe cambiar el bit de la posicin 4 (C4) para obtener la paridad
correcta. El dato es: 1111.

Los casos a y d pueden ser aceptados como errores dobles o simple. Sin
embargo, al asumir algn cambio en los bits de chequeo implica
descartar errores dobles en los bits de informacin. Debido a esto, en el
ejemplo(a) pueden ser considerado los cambios de los bits I7 e I5. De
esta misma forma, en el ejemplo (d), los cambios pueden ocurrir en los
bits I7 e I3. Los cambios dobles (distancia dos) no pueden ser corregidos
con el cdigo Hamming de 7 bits, sin embargo, para resolver esto es
necesario el cdigo Hamming de 8 bits.

PROBLEMA 1
Un proceso qumico posee tres indicadores de la temperatura del punto
P cuyas salidas T1, T2, y T3 adoptan dos niveles de tensin bien
diferenciados segn la temperatura sea menor, o mayor-igual a t 1, t2, t3
respectivamente (t1< t2< t3).
Se asigna el valor cero al nivel de tensin correspondiente a una
temperatura inferior a t, y el valor uno al nivel correspondiente a una
temperatura superior o igual a t.
Se desea generar una seal que:
Adopte un nivel de tensin alto (1 lgico) si la temperatura est
comprendida entre t1 y t2
Adopte un nivel de tensin alto si la temperatura es superior o
igual a t3
Adopte un nivel de tensin bajo en cualquier otro caso diferente a los
descritos anteriormente.
Disear esa funcin lgica usando:
Puertas NAND y NOR
Con un decodificador y puertas NAND
Con un multiplexor

Circuito Lgico.

PROBLEMA 1

Implementar el circuito digital Convertidor que Cdigo que permita

obtener el n decimal sobre un display, si en la entrada del bloque
sistema disponemos de ese nmero decimal escrito en cdigo BCD
exceso a 3.

BCD: decimal codificado binario.

Tiene 9 entradas y 4 salidas. Su tabla de verdad es:

No se necesita una entrada para el dgito 0, ya que las salidas BCD estn
todas a nivel bajo cuando no hay entradas a nivel alto.

PROBLEMA 1
Se pretende disear un sistema de control digital para una parte de una
operacin de tratamiento de madera de una fbrica de muebles. Este
sistema debe controlar cuatro motores (M1, M2, M3 y M4) que ponen en
marcha una cinta transportadora, su bomba de lubricacin, una sierra de
cinta y una sierra de corte, respectivamente.
El sistema utiliza cuatro interruptores manuales on/off (S1, S2, S3 y S4),
para controlar cada uno de los cuatro motores. Al activar (desactivar) el
interruptor Si se pone en marcha (se para) el motor Mi.
Cuando la cinta transportadora est funcionando, el motor que controla
la lubricacin de la cinta transportadora debe funcionar. El motor que
controla a la cinta transportadora debe funcionar slo cuando los
interruptores S1 y S2 estn activados.
Los motores de las sierras no requieren lubricacin, pero nunca deben
funcionar al mismo tiempo. Si los interruptores S3 y S4 se activan al
mismo tiempo, el sistema debe pararse por completo, incluyendo los
motores de la cinta transportadora y de lubricacin.
Tampoco pueden funcionar al tiempo la cinta transportadora y la sierra
de corte.
La lgica de control del circuito debe controlar los motores para evitar
que se produzca cualquier condicin no permitida debido a la
manipulacin incorrecta de los interruptores. Ese control se realiza
parando completamente el sistema.
Disear el circuito digital de control:
a) utilizando exclusivamente circuitos integrados 74LS00.
b) utilizando multiplexores.
c) utilizando decodificadores.

S4
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

S3
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

M1=S1S2S3S4
M2=S2S3S4
M3=S4S3S2
M4=S4S3S2S1
74LS00

S2
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

S1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

M1
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0

M2
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0

M3
0
0
0
0
1
1
0
0
0
0
0
0
0
0
0
0

M4
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0

11.b

PROBLEMA 1
Un sistema digital tiene cuatro entradas: a, b, c, d y una salida z, que
debe colocarse alta cuando se cumplan las siguientes condiciones:
Si la entrada, en binario, es mltiplo de 3 7.
Mltiplo est definido como el nmero que contiene a otro una o ms
veces exactamente. Considere que a es el bit ms significativo y que d
es el menos significativo.
Si se activa a, no debe activarse b.
Si no se activa a, entonces debe activarse c o d o ambos.
a) Expresar la condicin i) como suma de min trminos.
b) Expresar la condicin ii) como producto de maxtrminos.
c) Expresar la condicin iii) mediante un mapa de Karnaugh.
d) Minimizar la funcin z.
Solucin:
a) El cero no se considera, con la definicin dada, como mltiplo de 3
7.
Condicin i) = m (3, 6, 7, 9, 12, 14, 15)

PROBLEMA 1
Disear un circuito que convierta un nmero de 2 dgitos BCD a cdigo binario. Ejemplo
Deci
mal

BCD

Binari
o

23

0010
0011

00101
11

4
Convertidor
BCD - Binario
4

PROBLEMA 1
Disee un circuito combinacional que tenga como entradas tres nmeros
sin signo A, B y C de n bits cada uno, y una salida Z que indique cul de
los nmeros B o C es ms prximo al nmero A. Haga un diseo con
bloques funcionales. Suponga que AB, AC y CB.
Para el caso particular de n=3 disee todos los bloques funcionales
utilizados en el circuito a nivel de puertas, a excepcin de los
multiplexores.

n
A
n
B

Z
n

PROBLEMA 1
El bloque A de la figura pone su salida y k=1 si y slo si hay k entradas a
1. Disee la unidad B para que el bloque completo C ponga z j=1 si y slo
si hay j entradas a 1.
Utilice slo MUX 2:1.

PROBLEMA 1
En el circuito siguiente se realiza un test para comprobar su
funcionamiento, obteniendo los resultados de la tabla adjunta. Los
posibles fallos pueden ser debidos a una o ms lneas cortocircuitadas a
1 a 0 lgicos. Detectar donde se pueden encuentran dichos
cortocircuitos.
ABC
000
001
010
011
100
101
111

F
0
0
0
1
0
0
1

El posible error puede ser que las dos entradas del 7486 estn
cortocircuitadas con B o con A.
PROBLEMA 1
Disear, utilizando exclusivamente multiplexores, un circuito combi
nacional capaz de realizar el complemento a 2 de un nmero de 3 bits o
el complemento a 1 o dejarlo como est en funcin de un par de seales
S1 y S0 de la forma siguiente:
S1 S0

Funcin

1 Complemento a 2 de N

0 Complemento a 1 de N

Sin definir

PROBLEMA 1
a) Disese un circuito capaz de hallar la media del valor absoluto de
dos nmeros enteros con signo de 8 bits que se encuentran en
cdigo de complemento a dos.
b) Usando el circuito anterior construir un esquema que sea capaz de
hallar la media de 4 valores en las mismas circunstancias.
c) Existe otra solucin alternativa que mejore a esta ltima?
Para todos los apartados: diagrama de bloques, descomposicin
de cada tipo de
bloque utilizado hasta nivel de puertas lgicas,
tablas de verdad, funciones lgicas.

PROBLEMA 1
Disear un circuito que realice la suma aritmtica del mayor y el menor de tres nmeros
dados. Los nmeros estn representados en cdigo complemento a 2. Se debe realizar lo
siguiente:
a) Disear un circuito comparador de dos nmeros de tres dgitos en complemento a
2.
b) Utilizando el circuito anterior construir un comparador de dos nmeros en
complemento a 2 de 6 dgitos.
c) Disear el circuito que sume los dos nmeros indicados anteriormente, de 6 bits.