Sumador 8 bits TTL

Circuitos digitales 1 2017 - II UNMSM
SUMADOR DE 8 Bits
1. OBJETIVOS
1.1. Objetivo General
 Diseñar un sumador binario de 8bits, mediante la utilización de dos sumadores completos (74ls83) en serie, con el
fin de desarrollar la suma binaria de dos números.
1.2. Objetivos Específicos
 Identificar las características principales del TTL 74ls83, en cuanto a sus entradas, salidas y sus respectivos
acarreos.
 Diseñar el esquema para poder conectar los TTL 74ls83 y obtener la suma de dos números de 8 bits.
 Realizar el Layout del sistema digital.
 Efectuar el armado del sistema digital de manera física, según las especificaciones del Layout.
 Fortalecer las habilidades manuales en cuanto al manejo de componentes electrónicos como TTLs, Protoboard,
resistencias, leds, etc.
2. ASPECTOS TEÓRICOS
2.1. Circuitos Aritméticos
 Sumador de 2 bits
Los circuitos integrados más representativos para la realización de operaciones aritméticas básicas tales como la
suma y la comparación. Adicionalmente, se analiza una ALU en circuito integrado con la cual se pueden llevar a
cabo una variedad de operaciones de lógica y aritmética.
La forma más simple de realizar una operación aritmética electrónicamente, es usando un circuito llamado semi-
sumado (Haft Adder). Este dispositivo permite que sean aplicados 2 bits de entradas (A, B) para producir dos
salidas: uno correspondiente a resultado de la suma (S) y la otra correspondiente a acarreo (C) según se muestra
en la tabla Nº1.
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
TABLA Nº1. Tabla de Verdad el circuito semi-sumador
Como se puede notar, la salido S es el resultado de una EX-OR entre A y B como entradas: por otro lado C es el
resultado de una AND entre las mismas entradas. En la figura Nº1 se muestra el circuito de semi-sumador. Este
semi-sumador presenta la limitación de que no posee uno entrada para el acarreo de la etapa previa, en caso de
que desee sumar más de 2 bits. Se debe recurrir entonces a sumador total b sumador completo (Full Adder). Este
tipo de circuito acepta 3 bits de entrada por separado, llamados sumando, consumando y acarreo de entrada A, B y
Cin respectivamente, mientras que las salidas son S y Cout.
Figura Nº1. El semisumador
 Sumadores binarios de 4 bits:

Las operaciones aritméticas se presentan con tal frecuencia que se han desarrollado un número de circuitos
integrados especiales para llevarlas a cabo. El 74LS283 es un buen exponente de esta clase de dispositivos, siendo,
en esencia, un sumador hexadecimal de 4 bits, Por lo tanto, acepta como entradas dos números de 4 bits de cada
uno, A y B, y un bit de acarreo previo, CO. Los 4 bits correspondientes al número A se conectan a las entradas A l,
A2, A3 y A4. Las cuatro entradas del dato B se conecta de manera similar. El sumador genera como resultado un
número de 4 bits correspondientes a la suma de los dos datos, A y B, además de un bit de acarreo, C4. En la figura
Nº2 se muestra la configuración de pines del 74LS283.
Figura Nº 2. Configuración de pines del 74LS283

La operación del circuito integrado puede describirse en forma resumida de la siguiente manera:
 Si la suma de los dos datos de entrada más el acarreo previo arroja un resultado entre O y 15, la suma
aparecerá en las salidas de suma y el bit de acarreo de salida, C4 se hace igual a cero.
 Si el resultado de la suma se sitúa entre 16 y 31, el bit de acarreo C4 se pone en 1 y las salidas
correspondientes a los bits de suma se hacen iguales al valor del resultado menos 16. Observe que en el
sumador de 4 bits, el bit de acarreo resultante posee un peso binario igual a 16.
Ejemplo:
Suponga entradas a un sumador como el siguiente:
A4A3A2A1= 01112 (716)
B4B3B2B1 = 10102 (A16)
CO=1
En este caso, la suma de los tres datos de entrada, 0111 + 1010 + 1 resulta ser igual 18. De acuerdo a las reglas
anteriores, se produce un bit de acarreo igual 1 y las salidas adoptan un valor de 2 (esto es, 18 menos 16). Por lo
tanto, C4 = 1 y 4 3 2 1=0010.
 Sumadores en cascada
Es posible implementar sumadores para palabras de tamaño superiores a 4 bits si se disponen varios 74LS283 en
cascada. Para el efecto, basta simplemente con conectar la salida C4 del sumador de menor peso a la entrada CO
del sumador siguiente. En la figura Nº 3 se muestra como se conectarían dos 74LS283 en cascada para con formar
un sumador de 8 bits. Los dos sumadores se muestran recibiendo como datos a dos números binarios de 8 bits cada
uno cuyos valores son: A=11001010, B = 11100111, CO=0. El resultado de la operación, mostrado también en la
misma figura es 10110001 y C4= 1.+
Figura Nº 3. Configuración en cascada 74LS283

3. ASPECTOS PRÁCTICOS
3.1. Tabla de valores y función lógica
 Para diseñar nuestro sistema digital se procedió a identificar las salidas y la función lógica de acuerdo a todas las posibles
combinaciones de las entradas, que se resumen en la siguiente tabla:
Nº a b c d Salidas Función
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 0
 Posteriormente a ello se tomo en cuenta los valores verdaderos (unos) y se empezó a estructurar nuestra
función lógica del sistema de la siguiente manera:
Dentro de esta función identificada se realizo algunas operaciones algebraicas básicas con el fin de aminorar
su complejidad en el diseño.
Reordenando de mejor manera se obtuvo finalmente nuestra función lógica combinacional que permite detectar
los divisores de 12
3.2. Simulación
Mediante la función lógica identificada anteriormente se procedió a realizar el diseño del circuito en el software
Proteus, mediante la cual se pudo evidenciar la veracidad de la función lógica. La Simulación obtenida es la
siguiente:
3.3. Materiales e implementación del circuito
3.3.1. Materiales
o 1 74ls08
o 2 74ls47
o 3 74LS83
o 1 74ls86
o 1 74ls32
o 2 Dipswitchs
o 1 Protoboard
o 5 Leds
o 2 Resistencias de 330 ohmios
o 1 Fuente de Alimentación de 5 V.
o Cables de conexión
o 2 display ánodo común
3.3.2. Implementación
Según los materiales definidos y según el layout se procedió al armado del circuito y se obtuvo como resultado el
siguiente:
Después del armado se procedió a verificar su correcto funcionamiento.
 En la siguiente imagen se prueba el correcto funcionamiento

Del sumador de 4 bits. En ella se comprueba la suma de 1 + 1
 La siguiente imagen vemos la suma de 1 + 7
Sumadores de 8 bits
 En la siguiente imagen se prueba también la suma de 7 + 3
 En la siguiente imagen se verifica la resta de 7- 4
4. ANEXO
4.1. 74LS08 (Datasheet)


5. CONCLUSIONES
 El desarrollo de la tabla de valores lógicos nos ayudó a estructurar de manera correcta nuestra función lógica ya que
identificamos todas las posibles combinaciones y no dejamos ninguna.
 Mediante la Simulación del sistema digital se pudo evidenciar el correcto funcionamiento de nuestra función lógica
planteada de manera teórica, para detectar los divisores de 12.
 El Layout del sistema nos ayudó definir los materiales que se necesitaría en el sistema pero sobretodo nos ayudo a
identificar las conexiones correctas del circuito de nuestro sistema.
 Mediante el armado del circuito y con el funcionamiento del mismo se pudo probar que nuestro diseño digital para
detectar los divisores de 12 funciona de manera correcta.
 Se pudo constatar la inmensa aplicabilidad que presentan las funciones lógicas que gracias a su simplicidad ayudan de
gran manera en el diseño de sistemas digitales combinacionales y en este caso específico nos ayudó a desarrollar el
sistema detector de divisores de 12
6. BIBLIOGRAFÍA
http://educativa.catedu.es/44700165/aula/archivos/repositorio//4750/4920/html/1_sistemas_digitales.html
http://www.slideshare.net/lmggr/sistemas-combinacionales-12605277
http://es.wikipedia.org/wiki/Sistema_combinacional

Sumador 8 bits TTL

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Sumador 8 bits TTL

Cargado por

Copyright:

Formatos disponibles

Circuitos digitales 1 2017 - II UNMSM

Circuitos digitales 1 2017 - II UNMSM

1.2. Objetivos Específicos

2.1. Circuitos Aritméticos

TABLA Nº1. Tabla de Verdad el circuito semi-sumador

Figura Nº1. El semisumador

 Sumadores binarios de 4 bits:

Figura Nº 2. Configuración de pines del 74LS283

A4A3A2A1= 01112 (716)

B4B3B2B1 = 10102 (A16)

Figura Nº 3. Configuración en cascada 74LS283

3.3. Materiales e implementación del circuito

Después del armado se procedió a verificar su correcto funcionamiento.

 En la siguiente imagen se prueba el correcto funcionamiento

 La siguiente imagen vemos la suma de 1 + 7

 En la siguiente imagen se verifica la resta de 7- 4

4.2. 74LS32 (Datasheet)

4.3. 74LS47 (Datasheet)

También podría gustarte