Circuitos Secuenciales

Actividad 6

Presentado por:
DAVID ARTURO BUITRAGO ALARCON

INGENIERIA DE SISTEMAS
FUNDACIÓN UNIVERSITARIA PANAMERICANA
2020
 Introducción

En el siguiente trabajo se evidenciarán diferentes aspectos que se encuentran relacionados

con los sistemas electrónicos digitales, los cuales son datos referentes a cualquier
información se representan a menudo mediante un conjunto de señales codificadas. Estas
se encuentran por medio de circuitos los cuales se encargan de hacer la codificación y se
llaman “codificadores” y son un caso típico de sistema combinacional de varias entradas y
varias salidas. Se evidencia de igual manera la importancia de conocer acerca de los
decodificadores los cuales tienen como función detectar la presencia de una determinada
combinación de bits en sus entradas y señalar la presencia de este código mediante un
cierto nivel de salida. Un decodificador posee N líneas de entrada para gestionar N bits y en
una de las 2N líneas de salida indica la presencia de una o más combinaciones de n bits.

De igual manera se evidenciará el funcionamiento de un multiplexor y un demultiplexor

explicándose en las diferentes graficas además de hacer evidentes las diferentes entradas y
salidas.

Por otra parte, se mencionará la lógica secuencial y las diferencias que se da con la lógica
combinacional, llevando a determinar la importancia de cada una de ellas.

Y finalizaremos mencionando que es un LATCH y un FLIP- FLOP y mencionando los

tipos que existen de los mismos.
Codificador

Un codificador es un circuito combinacional que cuando se activa una de las entradas,

aparece un determinado código o combinación lógica en las salidas. Por otra parte, en el
sistema binario, para codificar N entradas tendremos n salidas siendo N  2n. Para Martin G
(2007), en su libro Electrónica Digital refiere que: “Un codificador es un circuito
combinacional lógico que acepta un máximo de 2n entradas y genera n salidas, de tal forma
que, si hay una entrada activa, a la salida aparece la combinación binaria que representa el
código binario asignado a dicha entrada.” Como se evidencia en la primera figura:

Fig. 1. Símbolo lógico de un codificador binario de 2 n entradas y n salidas.

Es relevante mencionar que hay dos tipos de codificadores: sin prioridad y con prioridad.

 Los codificadores sin prioridad se caracterizan: porque cuando se activan

simultáneamente varias entradas, en las salidas aparece la combinación lógica
correspondiente a la suma lógica de las salidas que se obtendrían con cada una de
las entradas activadas por separado. Esto implica que solamente una de las entradas
puede ser activada cada vez, ya que si no el código obtenido en las salidas sería
falso.
 Los codificadores con prioridad son aquellos en los que, cuando se activan
simultáneamente varias entradas, la combinación lógica de salida corresponde a una
sola de las entradas activadas, que normalmente es la de mayor valor decimal. EI
circuito es más complejo, pero el método para obtenerlo es similar.
 Codificador 8 a 3 sin prioridad

Se realiza un codificador de ocho entradas y tres salidas sin prioridad; para ello
primero ponemos la tabla de verdad.

E0 E1 E2 E3 E4 E5 E6 E7 C B A
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 1 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
Tabla 1: Tabla de verdad para el codificador 8 a 3.

Como se ha de cumplir que 8  2n, el número n de salidas será 3. Por un lado,

ponemos las ocho entradas de E0 a E7 y, por otro, las tres salidas. Las cuales se
evidencian en la Tabla verdad número 1, ante cada entrada, se presentará una
combinación a la salida. En la Tabla 1, se pondrá las ecuaciones correspondientes a
cada función* de salida. Las ecuaciones de salida son las siguientes:

C = E4 + E5 + E6 + E7

B = E2 + E3 + E6 + E7

A = E1 + E3 + E5 + E7

Posteriormente se realiza el circuito con puertas lógicas. Se evidencia en la figura 2,

en donde se ha empleado tres puertas OR de cuatro entradas.

Fig. 2: Circuito Lógico de un codificador 8 a 3 sin prioridad.

 Codificador 8 a 3 con prioridad

En la siguiente tabla de verdad del circuito integrado 74148 de la familia* TTL, que
es un codificador de 8 a 3 líneas con prioridad.

Tabla 2: Tabla de verdad del IC 74148

Normalmente las tablas de verdad aparecen con las letras H y L. EI valor H sirve
para indicar nivel lógico alto, L para indicar nivel lógico bajo y X para indicar que
el nivel resulta indiferente.
EI codificador 74148 acepta datos de ocho entradas activas a nivel bajo y saca en
salida una representación binaria de tres salidas, también activas, a nivel bajo, que
son A2, A1 y A0. Dispone además de una entrada de habilitación* (Enable Input)
que pone inactivas todas las salidas si no está activada.
En la figura 3 se podrá visualizar el símbolo lógico del mismo circuito integrado. La
salida GS se activa cuando hay alguna entrada activa y la salida EO se encuentra
activa cuando todas las señales de entrada están inactivas.

Fig. 3 SímboIo Iógico deI IC 74148.

  Codificador Decimal /BCD sin prioridad
Es un codificador 10 a 4, puesto que tenemos diez entradas y cuatro salidas, como
se evidencia en la Tabla 3.

TabIa 3. TabIa de verdad deI codificador decimaI a BCD

Fijándonos en la tabla de verdad, obtenemos cuatro funciones de salida que
corresponden con cada uno de los dígitos del código BCD.
D = E8 + E9
C = E4 + E5 + E6 + E7 B = E2 + E3 + E6 + E7
A = E1 + E3 + E5 + E7 + E9
A partir de las ecuaciones implementamos el circuito lógico como ves en la figura
4.

Fig. 4: Circuito lógico del codificador decimal a BCD sin prioridad.

Es un codificador sin prioridad, debido a que, si se presentan dos entradas simultáneas, las
salidas serán las que correspondan a cada entrada por separado.
  Codificador Decimal / BCD con prioridad.

Cuando se activa una de las entradas decimales, las salidas toman el estado correspondiente
a su código BCD.

Tabla 4: Tabla de verdad del IC 74147

Has visto la tabla de verdad del codificador decimal a BCD con prioridad. EI circuito
integrado 74147 es un codificador decimal a BCD con prioridad, que asegura que ante
varias entradas activas solamente la de mayor orden aparecerá codificada en la salida. El
cero queda codificado con todas las entradas inactivas, con lo cual las salidas quedan
puestas a nivel alto.

Fig. 5 Símbolo lógico del IC 7414.

Decodificador

El decodificador es un circuito lógico que acepta un conjunto de entradas, representa un

número binario y solo activa la salida que corresponde a ese número de entrada. En otras
palabras, un circuito decodificador analiza sus entradas, determina que número binario está
presente allí y activa la salida que corresponde a ese número; el resto de las salidas
permanecen activas.

Podemos clasificar los decodificadores en dos tipos: no excitadores y excitadores. Los

primeros son capaces de excitar a otras puertas de circuitos integrados, pero no pueden
activar relés ni dispositivos de presentación. Los decodificadores excitadores sí son capaces
de activar relés y diferentes tipos de visualizadores.

 Decodificador 2 a 4

Presenta una combinación de dos señales de entrada que representan el código

binario de un valor y cuatro salidas, una para cada combinación de las entradas.
Para su implementación con puertas lógicas, primero, realizamos la tabla de verdad,
que es la número 5.

Tabla 5: Tabla de verdad para el decodificador 2 a 4

De esta manera se obtiene las siguientes funciones de salida:

Posteriormente se realiza el circuito lógico como se evidencia en la figura 6.

Fig. 6: Circuito decodificador 2 a 4.

 Decodificador 3 a 8

Se puede evidenciar en la tabla número 6 puedes ver la tabla de verdad de un decodificador

de tres líneas de entrada a ocho líneas de salida. Las ecuaciones del circuito son:

TabIa 6: Tabla de verdad para decodificador 3 a 8.

Se logra evidenciar que para cada combinación de entradas, sólo una de las salidas es activa
y, además, es activa a nivel alto.
  Decodificador BCD a decimal

Se trata de un circuito combinacional decodificador que convierte el código BCD a

decimal. Para cada combinación en BCD que se presenta a la entrada, se activará la
salida equivalente en decimal, por tanto, tenemos 4 entradas y 10 salidas. Si el número
de salidas N es menor que 2n, siendo n el número de entradas, es que hay (2n-N)
entradas denominadas condiciones de indiferencia. En este caso hay seis condiciones de
indiferencia. Si estas condiciones de indiferencia se consideran como datos falsos de
entrada y ante estas entradas no se selecciona ninguna salida, se dice que el
decodificador rechaza datos falsos de entrada. Si, por el contrario, estas entradas de
datos falsos se usan para simplificar las expresiones de salida, el decodificador no
rechaza datos falsos.

 Decodificador excitador BCD-Decimal

EI circuito integrado 7445 es un decodificador excitador BCD a decimal, que rechaza datos
falsos de entrada desactivando todas las salidas. Ante una entrada en BCD, activa la salida
decimal correspondiente poniéndola a nivel bajo. Se puede emplear como excitador de relés
o indicadores.

 Decodificador excitador BCD-7 segmentos

Los elementos de visualización de siete segmentos son empleados muy a menudo. Los
segmentos son diodos LED, colocados de tal forma que pueden representar diferentes
caracteres según los diodos que se iluminen. Se evidencia en la figura 7.
 Fig. 7: VisuaIizador de 7 segmentos

El funcionamiento de un multiplexor y demultiplexor.

El multiplexor es un circuito combinacional de varias entradas de señal y una única salida.

Presenta unas entradas de selección que permiten redirigir cualquiera de las entradas
elegidas a la salida. Es decir, las entradas de selección se deben considerar exactamente
igual que las otras entradas de señal, pero debido a su particular propósito (“selección”)
suelen dibujarse separadas. Acontinuación se muestra un multiplexor de 4 a 1:

Multiplexor 4 a 1

Se suele indicar 4 a 1 para proporcionar el número de entradas de señal que puede manejar
(X0, X1, X2 y X3). Las entradas de selección (C1 y C0) aunque son propiamente entradas
del circuito, se dibujan en un lateral (en la parte inferior en este caso) con el objeto de
clarificar su función. Se puede observar que una vez fijado el número de entradas, queda
fijado el número de entradas de selección ya que si dispone de N entradas de selección se
podrán seleccionar 2^N entradas de señal. La función lógica de este circuito es muy sencilla
de obtener (incluyendo únicamente los términos que dan lugar a 1) y es la siguiente:

Y = X0·C1’·C0′ + X1·C1’·C0 + X2·C1·C0′ + X3·C1·C0

Por ejemplo, el primer término refleja que la salida será 1 si X0 = 1 y la combinación C1C0
= 00, que corresponde a la selección de la entrada X0. y así para los otros 3 términos de la
suma de productos.

Utilizando este método, se puede obtener la función algebraica de cualquier multiplexor. En

la figura siguiente se muestra el símbolo que normalmente se utiliza para representar
multiplexores, en este caso, particularizado para un multiplexor 2 a 1

Multiplexor 2 a 1 y circuito eléctrico equivalente

En la parte derecha de la figura se observa el equivalente eléctrico del multiplexor. Se

puede observar que tiene forma de trapecio girado 90º. El circuito de selección actúa como
un conmutador que conecta la entrada requerida a la salida para que pueda fluir la señal.

Los demultiplexores efectúan la operación inversa de los multiplexores y se utilizan para

distribuir una señal que llega por una única entrada a un conjunto de salidas. De la misma
forma, las entradas de selección permiten elegir a cuál de las salidas se redirige la señal de
entrada.

En este caso, se cumple igualmente que N entradas de selección va a permitir distribuir la

señal en 2^N salidas. Si consideramos una única entrada X y un conjunto de salidas Y0,
Y1, Y2, Y3, ya se puede deducir que tendrá dos entradas de selección, por ejemplo, S0 y
S1. Las funciones de cada una de las salidas se pueden expresar de forma independiente
como son las siguientes:
Y0 = X·S1’·S0′

Y1 = X·S1’·S0

Y2 = X·S1·S0′

Y3 = X·S1·S0

En la que, por ejemplo, la salida Y0 sólo tiene un 1 cuando la entrada X=1 y la

combinación S1S0 = 00 indica que es la salida seleccionada. Al igual que en el caso
anterior, el patrón de cada función algebraica permite desarrollar las funciones de salida
para cualquier demultiplexor. El símbolo genérico de este elemento digital se muestra en la
siguiente figura particularizado para un demultiplexor 1 a 2. Se puede observar que tiene
también la forma de un trapecio (girado 90º).

Símbolo del demultiplexor y equivalente eléctrico

En la parte derecha se muestra el equivalente eléctrico del demultiplexor. Funciona como

un conmutador que permite conectar la entrada con la salida deseada para que fluya la
señal.

- Evidenciaremos las diferencias que se presentan en la logica secuencial y la

logica combinacional en el siguiente cuadro:

Lógica Secuencial Lógica combinacional

Algunos circuitos digitales poseen una Los Circuitos Combinacionales se

memoria que les permite recordar su historia caracterizan porque no almacenan
anterior, los cambios y evoluciones que información. Las salidas están relacionadas
hayan experimentado previamente. con las entradas a través de una función
 booleana.

Son capaces de tener salidas no solo en Están formados por un conjunto de

función a través de sus estados internos. compuertas interconectadas cuya salida, en
Esto se debe a que los sistemas secuenciales un momento dado, esta únicamente en
tienen memoria y son capaces de almacenar función de la entrada, en ese mismo
información a través de sus estados internos. instante. Por esto se dice que los sistemas
combinacionales no cuentan con memoria.

Puede ser visto como una caja negra, en Un sistema combinacional puede tener n
cuyo interior hay compuertas lógicas, que entradas y salidas m.
presentan una ecuación de conmutación.

Las salidas dependen de las entradas y del Las salidas dependen únicamente de las
tiempo. entradas

LATCH y FLIP- FLOP

Es relevante mencionar que, el Latch (cerrojo) es un tipo de dispositivo de almacenamiento

temporal de dos estados (biestable), que se suele agrupar en una categoría diferente a la de
los flip-flops. Básicamente, los latches son similares a los flip-flops, ya que son también
dispositivos de dos estados que pueden permanecer en cualquiera de sus dos estados gracias
a su capacidad de realimentación, lo que consiste en conectar (realimentar) cada una de las
salidas a la entrada opuesta. Se evidencian los siguientes tipos: El latch S-R (SET-RESET),
El latch S-R con entrada de habilitación, El latch D con entrada de habilitación. Y Flip-
flops se evidencian los siguientes tipos: flip-flops disparados por flanco, Flip-flop S-R
disparado por flanco, El flip-flop D disparado por flanco, El flip-flop J-K disparado por
flanco, doble flip-flop D74AHC74, doble flip-flop J-K 74HC112.
 Referencias

Martin González José Luis (2007). Electrónica Digital. Escuela técnica superior de
ingeniería de Bilbao. Delta Publicaciones.

S.N. (2015). Sistemasomargarcia. Recuperado de:

https://sistemasomargarcia.wordpress.com/2015/08/20/diferencias-entre-circuitos-
combinacionales-y-secuenciales/

S.N. (S.F). Fundamentos de Sistemas Digitales -FLOYD 9Ed.pdf . Recuperado de:

http://solano.orgfree.com/DISE%D1O%20DIGITAL%20CON%20VHDL/LATCHES_FLI
PFLOPS.pdf

Cuenca Echevarría Juan (S.F.) Universidad de Cantabria. Recuperado de:

https://automatizaciondigital.wordpress.com/multiplexores-y-demultiplexores/

Botero Henao Oscar Ignacio. (S.F.) Mux-Demux. Recuperado de:

http://files.oscarbotero.webnode.com.co/200000822-7cc687eba4/MUX-DEMUX.pdf

S.N. (S.F). Recuperado de:

https://personales.unican.es/manzanom/Planantiguo/EDigitalI/DECG6.pdf