Universidad Nacional Autónoma

de México
Facultad de Estudios Superiores Cuautitlán

Sistemas de Datos Muestreados

Reporte No. 2

“Circuito de Retención”

Profesor: Ing. Marcelo Bastida Tapia

Alumnos: Aguas Cherf Daniel Arturo

Castillo Sanchez Ixchel

Camas Victorio Guadalupe del Angel

Grupo: 2709

Semestre: 2016 – II
OBJETIVO.

OBJETIVO.

 Diseñar un circuito retenedor de orden cero y acoplarlo con un circuito de

muestreo.

 Observar la señal de salida muestreada y retenida.

INTRODUCCIÓN.

Los circuitos de muestreo y retención se utilizan para muestrear una señal

analógica en un instante dado y mantener el valor de la muestra durante tanto
tiempo como sea necesario. Los instantes de muestreo y el tiempo de retención
están determinados por una señal lógica de control, y el intervalo de retención
depende de la aplicación a la que se destine el circuito.

La mayoría de los circuitos de muestreo y retención utilizan un capacitor para

mantener la tensión de muestra. El interruptor controlado electrónicamente es el
medio para cargar rápidamente al capacitor hasta el voltaje de muestra y luego
suprime la entrada de manera que el capacitor puede retener la tensión deseada.
Las formas de onda ideales se representan en la imagen de abajo. El interruptor
está cerrado mientras la forma de onda lógica de control Vc está en nivel alto y, en
el supuesto de que la constante de tiempo RC se muy pequeña, la señal de salida
seguirá muy estrechamente a la señal de entrada y ambas serán iguales en el
instante en que el circuito lógico de control esté a nivel bajo, abriendo el
interruptor.

Los circuito prácticos de muestreo y retención utilizan amplificadores

operacionales para obtener una baja impedancia en el circuito de excitación y una
alta impedancia de carga en el capacitor de retención.
Fenómeno de Alias
El aliasing es el efecto que causa que señales continuas distintas se tornen indistinguibles
cuando se muestrean digitalmente. Se presenta cuando la tasa de muestreo S es menor
que 2B, se puede ver que al construir la señal x(t), las réplicas de x1(t) aparecen
solapadas.Si la tasa de muestre S es menor que la de Nyquist, la señal original x(t) no se
podrá recuperar de forma exacta y se pierde la información.

Lo anteriormente mencionado se puede resumir de la siguiente manera:

Si:
𝑓𝑠 > 2𝑓𝐵

𝑵𝒐 𝒉𝒂𝒚 𝒂𝒍𝒊𝒂𝒔.

Si:
𝑓𝑠 < 2𝑓𝐵

𝑺𝒊 𝒉𝒂𝒚 𝒂𝒍𝒊𝒂𝒔.

Frecuencia dentro del rango de 300Hz a 3KHz

𝒇𝑩 = 𝟑𝟓𝟎 𝑯𝒛

𝑓𝑠 > 2𝑓𝐵
7 𝑘𝐻𝑧 > 2(350 𝐻𝑧)
7 𝑘𝐻𝑧 > 700 𝐻𝑧
Por lo tanto:
𝑵𝒐 𝒉𝒂𝒚 𝒂𝒍𝒊𝒂𝒔.

Frecuencia fuera del rango de 300Hz a 3KHz

𝒇𝑩 = 𝟕. 𝟓 𝑲𝑯𝒛

𝑓𝑠 > 2𝑓𝐵
7 𝑘𝐻𝑧 > 2(7.5 𝐾𝐻𝑧)
7 𝑘𝐻𝑧 < 15 𝐾𝐻𝑧
Por lo tanto:
𝑺𝒊 𝒉𝒂𝒚 𝒂𝒍𝒊𝒂𝒔.
DISEÑO.

 Diseño del Tren de Pulsos

Para el diseño del generador del tren de pulsos se empleó el circuito integrado LM555
configurado como astable y con un ciclo de trabajo del 10%.

Diagrama del Circuito LM555 Configurado en Modo Astable.

Se eligió:

𝐶1 = 0.1 𝜇𝐹

𝐶2 = 10 𝑛𝐹 (𝑝𝑎𝑟𝑎 𝑒𝑣𝑖𝑡𝑎𝑟 𝑟𝑢𝑖𝑑𝑜)

Calculando Ra y Rb
Sabemos:

1
𝐹𝑆 =
𝑇
1
𝑇=
𝐹𝑆

1
𝑇= = 0.1538 𝑚𝑠
6.5 𝑘𝐻𝑧
También T es:

𝑇 = 𝑡𝐻 + 𝑡𝐿

El ancho del pulso tiene que ser menor al 10% de T, por lo tanto se propuso un 8% de T:

8% 𝑑𝑒 𝑇 = (0.1538 𝑚𝑠)(0.08) = 12.3 𝜇𝑠

𝑡𝐻 = 12.3 𝜇𝑠

Obteniendo 𝑡𝐿 :

Si:

𝑇 = 𝑡𝐻 + 𝑡𝐿 = 0.1538 𝑚𝑠

Entonces, despejamos 𝑡𝐿 .

𝑡𝐿 = 𝑇 − 𝑡𝐻

Sustituyendo valores:

𝑡𝐿 = 0.1538 𝑚𝑠 − 12.3 𝜇𝑠 = 141.5 µ𝑠

En este caso como 𝑡𝐻 no puede ser menor que 𝑡𝐿 , se invirtieron de la siguiente manera:

𝑡𝐻 = 141.5 µ𝑠

𝑡𝐿 = 12.3 𝜇𝑠

Calculando valor de Rb:

𝑡𝐿 = (0.693)𝑅𝑏 𝐶1

𝑡𝐿 = 11.432 𝜇𝑠

(0.693)𝑅𝑏 (0.1 𝜇𝐹) = 11.432 𝜇𝑠

12.3 𝜇𝑠
𝑅𝑏 =
(0.693)(0.1 𝜇𝐹)

𝑹𝒃 = 𝟏𝟕𝟕. 𝟒 Ω

Valor Comercial Más Aproximado para 𝑹𝒃 = 𝟏𝟖𝟎Ω

Calculando valor de Ra:

Sabemos:

𝑡𝐻 = 0.693 (𝑅𝑏 + 𝑅𝑎 )𝐶1

𝑡𝐻 = 141.5µ𝑆

0.693 (177.4 Ω + 𝑅𝑎 )(0.1 𝜇𝐹) = 141.5µ𝑠

141.5 µ𝑠
177.4 Ω + 𝑅𝑎 =
(0.693)(0.1 𝜇𝐹)

141.5 µ𝑠
𝑅𝑎 = − 177.4 Ω
(0.693)(0.1 𝜇𝐹)

𝑹𝒂 = 𝟏. 𝟖𝟔 𝒌Ω

Valor Comercial Más Aproximado para 𝑹𝒂 = 𝟏. 𝟖𝑲Ω

 Diseño del Circuito de Muestreo con Switch Analógico.

El circuito integrado empleado para operar como switch analógico fue el CD4016.

Diagrama de Pines del Circuito Integrado CD4016

Funcionamiento del Circuito Integrado CD4016.

La operación del CD4016 es muy simple. Tenemos 4 interruptores bilaterales, esto quiere
decir que no importa si colocamos la señal a la entrada o a la salida.
El resultado será el mismo. Por otro lado tenemos los terminales de control, uno por cada
interruptor, lo que obviamente nos da 4 terminales de control.
Cada terminal de control del CD 4016 es activo en alto. Esto significa que si tenemos un
estado alto (voltaje cercano o igual al VCC del CD4016) el interruptor correspondiente se
activara y dará paso a la señal que está conectada a el.
Cuando el terminal de control regrese al estado bajo (voltaje cercano a 0 en el CD4016),
el interruptor se colocara en estado de alta impedancia (resistencia muy alta o infinita) con
lo cual la señal que es objeto de conmutación, no pasara a través del circuito.

Conexiones:

Pin 1: Señal analógica a muestrear.

Pin 13: Tren de pulsos.

Pin 2: Salida (Señal Muestreada).

 Implementación de Amplificadores Operacionales (Seguidores de Voltaje).

Los circuitos de retención utilizan amplificadores operacionales para obtener una baja
impedancia en el circuito de excitación y una alta impedancia de carga en el capacitor de
retención. Además, esta configuración proporciona a la salida la misma señal que a la
entrada. Presenta la ventaja de que la impedancia de entrada es elevada, la de salida
prácticamente nula, y es útil como un buffer, para eliminar efectos de carga o para adaptar
impedancias.
Implementación del Circuito Integrado 74LS04 (Compuerta NOT).

Como los valores de 𝑡𝐻 y 𝑡𝐿 al estar invertidos afectarían a la señal de salida, por lo que
se empleó una compuerta NOT para reinvertir los valores y enviar la señal correcta al
switch analógico.

Una vez que se obtuvo el diseño del circuito de retención, se procedió a simular el mismo
para asegurar que funcionara correctamente.

5V

Señal Analogica
U3:B
8

5
7 U3:A
6

8
3 Salida
4

1
LM833N U2:A 2
5V 4016

4
1 2
X C Y LM833N

U1
13

U4
8

R1 4 3
VCC

R Q
1.8k R3
DC
7
NOT C3 10k
10nF
5
CV

R2
GND

180 2 6
TR TH
1

555

C1
0.1uF C2
10n

5V

Circuito Diseñado
Se obtuvo la siguiente señal de salida (No hay Alias).

𝒇𝑩 = 𝟑𝟓𝟎 𝑯𝒛

Se obtuvo la siguiente señal de salida (Si hay Alias).

𝒇𝑩 = 𝟗 𝑲𝑯𝒛

Una vez realizada la simulación, se procedió a implementar el circuito diseñado en el

laboratorio.
MATERIAL.

 1 Resistencia de 1.8KΩ a 1/2W.

 1 Resistencia de 180Ω a 1/2W.
 1 Resistencia de 10KΩ a 1/2W.
 1 Capacitor de 0.1µF.
 2 Capacitores de 10nF.
 1 Circuito Integrado 74LS04.
 2 Circuitos Integrados LM833.
 1 Circuito Integrado LM555.
 1 Circuito Integrado CD4016.

EQUIPO.

 Fuente Variable de Corriente Directa.

 Osciloscopio.
 Generador de Funciones.
 Cables de conexión Banana-caimán.

PROCEDIMIENTO EXPERIMENTAL.

1. Se implementó en el laboratorio el circuito del diagrama.

5V

Señal Analogica
U3:B
8

5
7 U3:A
6 8

3
4

1
LM833N U2:A 2
5V 4016
4

1 2
X Y LM833N
C

U1
13

U4
8

R1 4 3
VCC

R Q
1.8k R3
DC
7
NOT C3 10k
10nF
5
CV

R2
GND

180 2 6
TR TH
1

555

C1
0.1uF C2
10n

5V

Diagrama del Circuito Diseñado

2. Alimentamos el circuito.

3. Una vez conectado todo se verificó que el circuito multivibrador astable funcionara
correctamente.

Señal de Salida del Multivibrador Astable

4. Posteriormente se procedió a observar la señal de salída del circuito de retención.

Señal de Entrada y Señal de Salida.
CONCLUSIONES.

Aguas Cherf Daniel Arturo.

La realización de esta práctica dio como resultado el diseño e implementación de un

circuito de retención de una señal analógica, utilizando algunos elementos de la práctica
pasada y añadiendo otros.

Se utilizó nuevamente el Timer 555 configurado como multivibrador astable, con una
compuerta inversora (NOT) a la salida para reinvertir la señal del tren de pulsos.

Como switch analógico se empleó circuito integrado CD4016, el cual opero

adecuadamente conectándolo entre los dos amplificadores operacionales configurados
como seguidores de voltaje para obtener una baja impedancia en el circuito de excitación
y una alta impedancia de carga en el capacitor de retención. Además, esta configuración
no afecto los valores (datos) de la señal de entrada, ya que a la salida del circuito se
generaba una aproximación en “escalera” de la señal en tiempo continuo. Se presentó el
fenómeno de Alias cuando:

𝑓𝑠 < 2𝑓𝐵

Castillo Sánchez Ixchel.

El proceso de retención es un proceso de generación de una señal en tiempo continuo a

partir de una secuencia en tiempo discreto, en otras palabras lo que se puede observar en
nuestros resultados como en la simulación es la función de un convertidor D/A.

Logramos mantener el muestreo y además cuantificarla de manera que se obtuviera el

retén de la señal a muestrear y la señal muestreada nos dejara ver este efecto de manera
más directa.

Realmente el procedimiento para lograr esto no fue del todo complejo, sin embargo se
encontraron dificultades en el camino, pero se solventaron de manera correcta analizando
el circuito y con ayuda del profesor.

Camas Victorio Guadalupe del Ángel.

BIBLIOGRAFÍA.

http://www.kitelectronica.com/2016/02/tutorial-circuito-integrado-cd4066.html

http://www.elo.jmc.utfsm.cl/sriquelme/apuntes/sample%20and%20hold/samplehold.pdf