Está en la página 1de 7

INSTITUTO POLITECNICO NACIONAL

UNIDAD PROFESIONAL INTERDISCIPLINARIA DE


INGENIERIA Y CIENCIAS SOCIALES Y ADMINISTRATIVAS

Ingeniera en Informtica

Aplicaciones de Sistemas Digitales

Prctica

VII

MULTIPLEXORES Y DEMULTIPLEXORES

Participantes:
______________________________________________________
______________________________________________________
______________________________________________________
______________________________________________________

Secuencia:

Profesor:

Fecha de realizacin:

Practica VII
Multiplexores y Demultiplexores
Objetivo: Implementar en GAL22V10D una Unidad Aritmtica y Lgica (ALU) para aprender la utilidad de los circuitos
multiplexores en los sistemas digitales.

I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_MULTIPLEXORES Y DEMULTIPLEXORES

Introduccin:
Multiplexores
El multiplexor (tambin conocido como selector de datos) es un dispositivo digital, capaz de dirigir la informacin digital
proveniente de diversas fuentes a la nica lnea de salida con que cuenta. En este tipo de dispositivos el valor de las
entradas de datos (IN) es irrelevante, lo importante en este circuito es conocer cul de las entradas de datos es dirigida a
la salida (Z) y eso depender de las entradas de seleccin (Sn).

Fig. 7.1 Smbolo lgico de un multiplexor N por 1.


En el smbolo del multiplexor podemos apreciar que el dispositivo puede tener hasta N
entradas de datos (lneas por las que entra la informacin digital). Tambin cuenta con
una sola salida y con n entradas de seleccin.

Multiplexor 4 por 1
Disear un MUX 4 por 1.
Una vez que se sabe cuntas entradas de datos (IN) tiene el MUX, podemos determinar el nmero de entradas de
seleccin (Sn) son necesarias, con base en la siguiente igualdad

N=2n
Donde: N es el nmero de entradas de datos
n es el nmero de entradas de seleccin
n

4=2

Despejando n para conocer el nmero de entradas de seleccin.

n=

log N
log 2

n=

log 4
log 2
n=2

Pgina 2

I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_MULTIPLEXORES Y DEMULTIPLEXORES

Fig. 7.2 Smbolo lgico del multiplexor 4 por 1

Como ya se haba mencionado, en la salida slo aparecera el valor de una de las


entradas de datos, segn las entradas de seleccin. Por lo que se tiene la siguiente tabla de verdad.
S1
0
0
1
1

S0
0
1
0
1

Z
I1
I2
I3
I4

Z =S1 S 0 I 1+S 1 SOI 2+ S 1 S 0 I 3+ S 1 S 0 I 4

Funcin lgica del MUX 4 por 1

La funcin anterior expresa que:

La salida de datos (Z) es igual al valor de I1 si y slo si S1=0 y S0=0.


La salida de datos (Z) es igual al valor de I2 si y slo si S1=0 y S0=1.
La salida de datos (Z) es igual al valor de I3 si y slo si S1=1 y S0=0.
La salida de datos (Z) es igual al valor de I4 si y slo si S1=1 y S0=1.

Despus se realiza una suma lgica de los terminos anteriores para que Z tome cualquiera de los cuatro valores.
El circuito lgico resultante es:

Demultiplexores
El demultiplexor (tambin conocido como distribuidor de datos) es un dispositivo digital, capaz de dirigir la informacin digital
proveniente de una sola fuente hacia diversas lneas de salida. En este tipo de dispositivos el valor de la entrada de datos
(I) es irrelevante, lo importante en este circuito es conocer hacia cul de las salidas de datos (Z) es dirigida dicha entrada y
eso depender de las entradas de seleccin (Sn).

Pgina 3

I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_MULTIPLEXORES Y DEMULTIPLEXORES

Fig. 7.1 Smbolo lgico de un demultiplexor 1 por N.


En el smbolo del demultiplexor podemos apreciar que el dispositivo puede tener hasta N
salidas de datos (lneas a las que se distribuye la informacin digital). Tambin cuenta
con una sola entrada y con n entradas de seleccin.

Demultiplexor 1 por 4
Disear un DEMUX 4 por 1.
Una vez que se establece cuntas salidas de datos (ZN) tiene el DEMUX, podemos determinar el nmero de entradas de
seleccin (Sn) que son necesarias, con base en la siguiente igualdad

N=2n
Donde: N es el nmero de salidas de datos
n es el nmero de entradas de seleccin
n

4=2

Despejando n para conocer el nmero de entradas de seleccin.

n=

log N
log 2

n=

log 4
log 2
n=2

Fig. 7.2 Smbolo lgico del multiplexor 4 por 1

Como ya se haba mencionado, la entrada ser dirigida hacia la salida que corresponda segn la combinacin de entradas
de seleccin. Por lo que se tiene la siguiente tabla de verdad.

Pgina 4

I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_MULTIPLEXORES Y DEMULTIPLEXORES

S1

S0

0
0
1
1

0
1
0
1

Z
0
I
0
0
0

Z
1
0
I
0
0

Z
2
0
0
I
0

Z
3
0
0
0
I

Z 0=S1 S 0 I
Z 1=S 1 SOI

Z 2=S 1 S 0 I
Z 3=S 1 S 0 I
Funciones lgicas de cada salida del DEMUX 1 por 4
Las funciones anteriores expresan que:

La salida de datos (Z0) es igual al valor de I si y slo si S1=0 y S0=0.


La salida de datos (Z1) es igual al valor de I si y slo si S1=0 y S0=1.
La salida de datos (Z2) es igual al valor de I si y slo si S1=1 y S0=0.
La salida de datos (Z3) es igual al valor de I si y slo si S1=1 y S0=1.

El circuito lgico resultante es:

Lista de materiales para el proceso del programa

Computadora personal.
Software OPAL.
Software Max Loader.
Programador (Top Max 2 O Chip Max 2)

Lista de materiales para armado.


Fuente de alimentacin de 5V A 1Amp.
Un protoboard.
Dos C.I. Gal22v10D
Un Dip-Switch de 8 interruptores.
12 resistores de 330.
5 LED

Pgina 5

I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_MULTIPLEXORES Y DEMULTIPLEXORES

Alambre de conexiones.

Desarrollo:
1.- En esta prctica disearemos el programa fuente (*.opl) para programar en GAL22V10D una ALU que realiza dos
operaciones aritmticas (suma, resta) y cuatro operaciones lgicas (AND, OR, XOR, NOT) entre dos cantidades binarias de
2 bits cada una (A1,A0; B1,B0).
Smbolo Lgico

La siguiente tabla de verdad corresponde al multiplexor necesario, para mostrar en una GAL22V10D las salidas aritmticas
cuando Sa=0 (selector de tipo de operaciones) y las salidas lgicas cuando Sa=1. Tanto Sb como Sc muestran las
diferentes salidas de cada tipo de operacin (aritmtica o lgica), segn su combinacin de valores.

En prcticas
5) ya has
los circuitos

Entradas de
seleccin
S
Sb Sc
a
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0

Salida
Aritmtica
Za
Zb
Zc
Cs
Ps
-

S1
D1
-

S0
D0
-

Salida
Lgica
Zd

Ze

Fa1=A1B1
Fb1=A1+B1

Fa0=A0B0
Fb0=A0+B0

anteriores (prctica 1 y
aprendido el diseo de
que
han
de
ser
multiplexados
restador; AND, OR,
Recuerda que el valor
salidas
de
dichos
depende
de
las
datos (A1,A0; B1,B0).
GAL,
las
cuales
las entradas de datos y

(sumador,
XOR, NOT).
de
las
circuitos
entradas de
Fc1=A1 B1
Fc0=A0 B0
Utilizaras 2
1
1
1
Fd1=/A1
Fd0=/A0
compartirn
las entradas de seleccin.
La primer GAL tiene tres salidas (Za, Zb, Zc) y te sugerimos utilizar siete feedbacks ( Cs, S1, S0D01, Ps, D1, P0 y
C02 ).
La segunda GAL tiene 2 salidas (Zd, Ze) y 8 feedbacks (Fa1, Fb1, Fc1, Fd1, Fa0, Fb0, Fc0, Fd0).

Recuerda que S0=D0, por lo que puedes utilizar el mismo pin de salida para ambas.

El C0 y el P0 son feedbacks que no forman parte de la salida de sumador o del restador respectivamente.

Pgina 6

I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_MULTIPLEXORES Y DEMULTIPLEXORES

Nombre del estudiante:_______________________________________________________________________________


Cuestionario:
1.- Disea el MUX 8*1.
2.- Disea el programa fuente para programar un DEMUX 1*6 en una GAL22v10D.
3.- Anexa tres conclusiones relacionadas con la elaboracin de esta prctica, comenzando cada una con la frase Hoy
aprend

Pgina 7