UNIVERSIDAD

NACIONAL
MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA Y

ELÉCTRICA

Curso:
MICRO/NANO SISTEMAS ELECTRÓNICOS
Tema:
TRABAJO PRÁCTICO N°6
Profesor:
ING. RUBEN VIRGILIO ALARCON MATUTTI
Alumno:
López Lazo Bruno Eduardo 17190158

LIMA – PERU
2021
 Trabajo Práctico N°5
1. Analizar la testabilidad de la función lógica dada, usar directamente los modelos
indicados.

a. Diseñar el circuito de transistores en lógica CMOS estático.

Y = /a./b./c + /d

Y = /[(a+b+c) . d]

/Y = (a+b+c) . d

Figura 1. Diseño del circuito CMOS estático 1.

A continuación, se mostrará la forma de trabajar para los modelos Stuck – Open y Stuck - On

Figura 2. Modelo Stuck-Open para el

circuito CMOS estático
 Figura 3. Modelo Stuck-On para el circuito CMOS estático

Algo a tener en cuenta sobre el Stuck-Open es que es como si los transistores estuvieran en
circuito abierto, siempre están en corto.

Sobre el Stuck-On es como si los transistores estuvieran en corto circuito, están siempre en
conducción.

Ambos modelos siempre van de la mano para cada transistor, y se necesita de un vector de test.

b. Para el modelo Stuck-Open hallar los vectores de inicialización y los vectores de test, en
caso de falla del transistor tipo N de la entrada b.

Para encontrar el vector de inicialización la salida Y debe estar Y=1. Por lo tanto
analizando el circuito:
. Vector de inicialización:
<a,b,c,d> = <d,d,d,0> , <0,0,0,d>
. Vector de test:
<a,b,c,d> = <0,1,0,1>
Y = 0 --------no hay fallo.
1 ---------existe un fallo S-OPEN.

c. Para el modelo Stuck-On, hallar los vectores de test y monitoreo de corriente, en caso de
falla del transistor tipo P de entrada c.

. Vector de test <a,b,c,d> = <0,0,1,1>

ID= 0 --------------------- no hay falla.

Muy alto ----------- existe falla S-ON.

d. Diseñar el circuito de transistores en lógica CMOS dinámica (phi = pre-carga/evaluación)

Figura 4. Circuito CMOS Dinámico

e. Para el modelo Stuck-Open, hallar los vectores de inicialización y los vectores de test, en
caso de falla del TRANSISTOR TIPO N de la entrada a. Indique la condición de PHI.
 Figura 5. Modelo Stuck-Open para el transistor tipo N de la entrada a.

Se realiza la siguiente tabla con los valores de la salida cuando el transistor de la entrada a se
encuentra abierto.

a b c d PHI Y STUCK ON

0 0 0 0 0 1 1
0 0 0 0 1 1 1
0 0 0 1 0 1 1
0 0 0 1 1 1 1
0 0 1 0 0 1 1
0 0 1 0 1 1 1 Vector de inicialización:
0 0 1 1 0 1 0 < 0 , 0 , 1 , 1>
0 0 1 1 1 0 0
0 1 0 0 0 1 1
0 1 0 0 1 1 1
0 1 0 1 0 1 0
0 1 0 1 1 0 0
0 1 1 0 0 1 1
0 1 1 0 1 1 1
0 1 1 1 0 1 0
0 1 1 1 1 0 0
1 0 0 0 0 1 1
Vector de test:
1 0 0 0 1 1 1
< 1 , 0 , 0 , 1 > Falla S-OPEN
1 0 0 1 0 1 1
1 0 0 1 1 0 1
1 0 1 0 0 1 1
1 0 1 0F = 01 No1hay fallo1
1 0 1 1 0 1 1
F = 1 Existe Stuck-Open
1 0 1 1 1 0 0
1 1 0 0 0 1 1 Para lo que viene a ser el fallo, PHI
1 1 0 0 1 1 1 debe estar por un tiempo largo en su
1 1 0 1 0 1 1
estado de evaluación (PHI=1) para
1 1 0 1 1 0 0
comprobar si realmente la función se
1 1 1 0 0 1 1
encuentra en estado lógico 0.
1 1 1 0 1 1 1
1 1 1 1 0 1 1
1 1 1 1 1 0 0

Tabla 3. Tabla para el transistor tipo N de la entrada a.

f. Para el modelo Stuck-On, hallar los vectores de test y monitoreo de corriente, en caso de
falla del TRANSISTOR tipo P de la entrada d. Indique la condición de PHI.

Figura 6. Modelo Stuck-On para el transistor tipo P de la entrada d.

Se realiza la siguiente tabla con los valores de la salida cuando el transistor de la entrada a se
encuentra abierto.

a b c d PHI Y STUCK ON

0 0 0 0 0 1 1
0 0 0 0 1 1 1
0 0 0 1 0 1 1
0 0 0 1 1 1 1
0 0 1 0 0 1 1
0 0 1 0 1 1 0
0 0 1 1 0 1 1 STUCK-On
0 0 1 1 1 0 0
Vector de test:
0 1 0 0 0 1 1
< 00 , 01, 1 0, 0>0 1 1 0
Falla S-On
< 00 , 11, 0 0, 0 >1 0 1 1 Falla S-On
< 00 , 11, 1 0, 0 >1 1 0 0 Falla S-On
< 01 , 01, 0 1, 0 >0 0 1 1 Falla S-On
< 01 , 01, 1 1, 0 >0 1 1 0 Falla S-On
< 01 , 11, 1 1, 0 >1 0 1 1 Falla S-On
0 1 1 1 1 0 0
1 0 0 0 0 1 1
1 0 0 0 1 1 0
1 0 0 1 0 1 1
1 0 0 1 1 0 0
1 0 1 0 0 1 1
1 0 1 0 1 1 0
1 0 1 1 0 1 1
1 0 1 1 1 0 0
1 1 0 0 0 1 1
1 1 0 0 1 1 0
1 1 0 1 0 1 1
1 1 0 1 1 0 0
1 1 1 0 0 1 1
1 1 1 0 1 1 0
1 1 1 1 0 1 1
1 1 1 1 1 0 0

Tabla 4. Tabla para el transistor tipo P de la entrada d.

 a. Debemos hallar los vectores de test para el Modelo Stuck-At-0 para la línea h.

Para la línea h en Stuck-At-0, h=1

Si realizamos la combinación < 0, 0, 1 > ⇨ F = 1

Figura 1. Combinación para F=1

El vector es ⇨ < 0, 0, 1, 1 > que vienen de las entradas X1, X2, X3, X4 respectivamente.

Desdoblando < 0, 0, 1, 1 > ⇨ ENTONCES HAY FALLO

b. Debemos hallar los vectores de test para el Modelo Stuck-At-1 para la línea j.

Para la línea h en Stuck-At-1, j=0

Si realizamos la combinación < 0, 0, 0 > ⇨ F = 1

 Figura 2. Combinación para F=1

Los vectores son:

< 0, 0, 1, 1 > (HAY FALLO)

< 1, 0, 1, 1 > (HAY FALLO)

< 1, 1, 0, 1 > (HAY FALLO)

< 1, 1, 1, 1 > (HAY FALLO)

 a. Hallando el número total de líneas del circuito mostrando anteriormente.

Input : a, b, c, d ⇨ #Input:04

Nodos : e, f, g, h ⇨ #Nodos:04 TOTAL 09

Output : F ⇨ #Output:01

Figura 3. Número de líneas en el circuito 2.

 b. Modelo Stuck-At-0, hallar los vectores de test para todas las líneas del circuito.

- Vectores de test para línea a:

Figura 4. Vector de
test para la línea a del circuito 2.

El vector es ⇨ < 1, 1, d, 1 >

Al ser don’t care:

Desdoblando < 1, 1, 0, 1 >

< 1, 1, 1, 1 >

- Vectores de test para línea b:

Figura 5. Vector de
test para la línea b del circuito 2.

El vector es ⇨ < 0, 1, d, 1 >

Al ser don’t care:

Desdoblando < 0, 1, 0, 1 >

< 0, 1, 1, 1 >

- Vectores de test para línea c:

Figura 6. Vector de
test para la línea c del circuito 2.

El vector es ⇨ < d, 0, 1, 1 >

Al ser don’t care:

Desdoblando < 0, 0, 1, 1 >

< 1, 0, 1, 1 >

- Vectores de test para línea d:

Teniendo en cuenta la figura 4 y la figura 6.

Los vectores son ⇨ < d, 0, 1, 1 >

< 1, 1, d, 1>

Al ser don’t care:

Desdoblando < 0, 0, 1, 1 >

< 1, 0, 1, 1 >

< 1, 1, 0, 1 >

< 1, 1, 1, 1 >
 - Vectores de test para línea e:

El vector es ⇨ < 0, 0, 1, 1 >

- Vectores de test para línea f:

El vector es ⇨ < 0, 1, d, 1 >

Al ser don’t care:
Desdoblando < 0, 1, 0, 1 >
< 0, 1, 1, 1 >

- Vectores de test para línea g:

El vector es ⇨ < d, 0, 0, 1 >

Al ser don’t care:
Desdoblando < 0, 0, 0, 1 >
< 1, 0, 0, 1 >

- Vectores de test para línea h:

Figura 6. Vector de test para la línea h del circuito 2.

Los vectores son ⇨ < 1, 1, d, 0 >

< d, 0, 1, 0>

Al ser don’t care:

Desdoblando < 1, 1, 0, 0 >

 < 1, 1, 1, 0 >

< 0, 0, 1, 0>

< 1, 0, 1, 0>

- Vectores de test para F:

Los vectores son ⇨ < d, 0, 1, 1 >

< 1, 1, d, 1>

Al ser don’t care:

Desdoblando < 0, 0, 1, 1 >

< 1, 0, 1, 1 >

< 1, 1, 0, 1>

< 1, 1, 1, 1>

c. Modelo Stuck-At-1, hallar los vectores de test para todas las líneas del circuito.

- Vectores de test para línea a:

Figura 7. Vector de test para la línea a del circuito 2.

El vector es ⇨ < 0, 1, d, 1 >

Al ser don’t care:
Desdoblando < 0, 1, 0, 1 >
< 0, 1, 1, 1 >
- Vectores de test para línea b:

El vector es ⇨ < 0, 0, 1, 1>

- Vectores de test para línea c:

El vector es ⇨ < d, 0, 0, 1 >

Al ser don’t care:

Desdoblando < 0, 0, 0, 1 >

< 1, 0, 0, 1 >

- Vectores de test para línea d:

Los vectores son ⇨ < d, 0, 1, 0 >

< 1, 1, d, 0>

Al ser don’t care:

Desdoblando < 0, 0, 1, 0 >

< 1, 0, 1, 0 >

< 1, 1, 0, 0>

< 1, 1, 1, 0>

- Vectores de test para línea e:

El vector es ⇨ < 0, 1, d, 1 >

Al ser don’t care:

Desdoblando < 0, 1, 0, 1 >

< 0, 1, 1, 1 >

- Vectores de test para línea f:

Los vectores son ⇨ < 0, 0, 1, 1 >

< 1, 1, d, 1 >
 Al ser don’t care:

Desdoblando < 0, 0, 1, 1 >

< 1, 1, 0, 1>

< 1, 1, 1, 1>

- Vectores de test para línea g:

Los vectores son ⇨ < d, 0, 1, 1>

< 1, 1, d, 1>

Al ser don’t care:

Desdoblando < 0, 0, 1, 1>

< 1, 0, 1, 1>

< 1, 1, 0, 1>

< 1, 1, 1, 1>

- Vectores de test para línea h:

Los vectores son ⇨ < d, 0, 1, 1>

< 1, 1, d, 1>

Al ser don’t care:

Desdoblando < 0, 0, 1, 1>

< 1, 0, 1, 1>

< 1, 1, 0, 1>

< 1, 1, 1, 1>

- Vectores de test para F:

Los vectores son < 0, 0, 0, 1 >

< 0, 0, 1, 0 >
< 0, 1, 0, 1 >
< 0, 1, 1, 1 >
< 1, 0, 0, 1 >
< 1, 0, 1, 0 >
< 1, 0, 1, 0 >
< 1, 1, 0, 0 >
< 1, 1, 1, 0 >
Se pasará a resolver la pregunta d.

d. Se a b c d f a b c d e f g h F
0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 0 0 0 0 1 0
0 0 1 1 1 1 1 1 1 1 1 1 0 1
0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 1 0 0 1 0 0 0 1 0 0 0
0 1 1 0 0 0 0 0 0 0 0 0 0 0
0 1 1 1 0 0 1 0 0 0 1 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0 0 0 0 1 0 0
1 0 1 0 0 0 0 0 0 0 0 0 1 0
1 0 1 1 1 1 1 1 1 1 1 1 1 1
1 1 0 0 0 0 0 0 0 0 0 0 1 0
1 1 0 1 1 1 1 1 1 1 1 1 1 1
1 1 1 0 0 0 0 0 0 0 0 0 1 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1
tiene que hallar el conjunto mínimo de vectores de test y la cobertura alcanzada.

Para STUCK-AT-0
 a b c d f a b c d e f g h F
0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1 0 0 0 1 0 1
0 0 1 0 0 0 0 0 1 0 0 0 1 1
Tabla 1. 0 0 1 1 1 1 1 1 1 1 1 1 1 1
Para
STUCK-AT- 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0
0 1 0 1 0 1 0 0 0 1 1 0 0 1
0 1 1 0 0 0 0 0 0 0 0 0 0 1
0 1 1 1 0 1 0 0 0 1 1 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0 0 0
Para 1 0 0 1 0 0 0 1 0 0 0 1 0 1
STUCK-AT-
1
1 0 1 0 0 0 0 0 1 0 0 0 1 1
1 0 1 1 1 1 1 1 1 1 1 1 1 1
1 1 0 0 0 0 0 0 1 0 0 0 1 1
1 1 0 1 1 1 1 1 1 1 1 1 1 1
1 1 1 0 0 0 0 0 1 0 0 0 1 1
1 1 1 1 1 1 1 1 1 1 1 1 1 1
 Tabla 2. Para STUCK-AT-1

Los vectores que más veces se repiten son:

< 1, 1, 0, 0 > se repite 3 veces

< 1, 1, 0, 1 > se repite 7 veces

< 0, 0, 1, 1 > se repite 8 veces

La cobertura alcanzada es: 18/ (2(9)) x100=100%.

Una cobertura total.