ADC de aproximaciones sucesivas

Este es uno de los métodos más ampliamente utilizado en la conversión de análogo a

digital. Tiene un tiempo de conversión mucho menor que los otros métodos, a
excepción del método flash (ráfaga). El método de conversión es fijo para cualquier
valor de la entrada analógica.

La figura muestra un diagrama a bloques básico de un ADC por aproximaciones

sucesivas (SAR) y un comparador. Su funcionamiento básico es el siguiente:

Los bits de entrada al DAC se habilitan (se ponen a uno) uno por vez, comenzando por
el bit más significativo. Cada vez que se habilita un bit, el comparador produce una
salida que indica si la tensión analógica de entrada es mayor o menor que la salida del
DAC. Si la salida del DAC es mayor que la entrada analógica, la salida del comparador
está a nivel bajo, haciendo que el bit en el registro pase a cero. Si la salida es menor
que la entrada analógica, el bit 1 se mantiene en el registro. El sistema realiza esta
operación MSB primero, luego con el siguiente bit más significativo, después con el
siguiente, y así sucesivamente. Después de que todos los bits del DAC hayan sido
aplicados, el ciclo de conversión estará completo.

Para comprender mejor el funcionamiento del ADC por aproximaciones sucesivas,

vamos a enfocarnos a un ejemplo específico de una conversión de 4 bits. Cabe recalcar
que el principio que se aplique en este ejemplo es válido tanto para 8, 32, 64, etc. Bits.

La figura (a) muestra el primer paso del ciclo de conversión con el MSB
=1. La salida del DAC es 8 Volts. Puesto que es mayor que la entrada analógica de 5 V,
la salida del comparador está a nivel bajo, lo que hace que el MSB del SAR se ponga a
0.
La figura (b) muestra el segundo paso del ciclo de conversión con el bit 2¨2 = 1. La
salida del DAC es de 4 V. puesto que es menor que la entrada analógica de 5V, la salida
del comparador conmuta a un nivel alto, lo que hace que este bit se mantenga en el
SAR.
La figura (c) muestra el tercer paso del ciclo de conversión, con el bit 2¨1 = 1. la salida
del DAC es de 6 Volts, ya que los bits de entrada 2¨2 y 2¨1 están a uno;(4V+2V=6V).
Puesto que es mayor que la entrada analógica de 5V, la salida del comparador
conmuta a nivel bajo, lo que hace que este bit se ponga a cero:

La figura (d) muestra el cuarto y último paso del ciclo de conversión, con el bit 2¨0
igual a uno. La salida del DAC es 5V, ya que los bits de entrada 2¨2 y 2¨0 están a uno;
(4v+ 1V = 5V), lo que hace que el LSB se mantenga en el SAR.
Se han probado los cuatro bits y el ciclo de conversión ha sido completado. En este momento,
el código binario almacenado en el registro es 0101, que es el valor binario de la entrada
analógica de 5V. a continuación, se inicia el ciclo de conversión y el proceso se repite. El SAR
(registro de aproximaciones sucesivas) se borra al comienzo de cada nuevo ciclo.