Laboratorio 3: Transistores FET

Frey Camilo Mahecha Velasco, Andrés Felipe Valencia Rincón, Felipe Castellanos Betancur

Resumen — El siguiente informe tiene la II. ANÁLISIS MATEMÁTICO

finalidad de mostrar los conocimientos
adquiridos en el tema “transistores de efecto de 1. TERCER PUNTO :

campo (FET)” donde se puede reforzar parte de

los temas vistos en las practicas anteriores, para
esta oportunidad se tocaran los siguientes
temas: curvas características en el transistor
tanto de entrada como de salida, posterior a eso
se determinara análisis del transistor como
amplificador y su análisis en baja frecuencia
para un circuito dado donde se obtendrán
valores de operación, impedancias y ganancias.

I. INTRODUCCIÓN
La cuarta y última práctica de laboratorio está
comprendida por 3 puntos donde se afianzan los Fg. 1 Circuito MOSFET
conocimientos adquiridos en las clases, las dos
primeras partes corresponden al conocimiento, Para realizar el debido análisis del circuito anterior
comportamiento y análisis del transistor. es necesario mirar la hoja de datos del transistor a
utilizar, en donde se define:
En la primera etapa de laboratorio se analiza el
comportamiento del transistor, asimismo se
identifican las curvas características de un
ID = 75mA
transistor JFET y un MOSFET, pero, únicamente
de manera simulada. VGS = 4.5V
En la segunda parte del laboratorio lo que se hace VTH = 0.8 - 3.0 = 2v
es entrar más en detalle del funcionamiento del
transistor y su polarización. Allí se comienza
haciendo un análisis para determinar voltajes y Hallo la constante K teniendo en cuenta que:
corrientes en su punto de operación, en esta parte
se trabaja con corriente alterna-continua, por lo
tanto, se tiene un estudio de su funcionamiento a
bajas frecuencias. ID = k(VGS − VTH)2

La tercera parte corresponde a un problema de

aplicación donde se verificará el funcionamiento ID 75mA
del transistor JFET, permitiendo hacer el análisis k= = = 𝟏𝟐𝐦𝐀
(VGS − VTH)2 (4.5 − 2) 2
de la respectiva ganancia que genera para controlar
un amplificador operacional.

Se analiza el circuito en DC: En donde los

capacitores se encuentran en circuito abierto.
 Se analiza el cto teniendo en cuenta que IG=0:

- Malla de entrada:
𝑉𝐺𝐺 = 𝐼𝐺𝑅𝐺 + 𝑉𝐺𝑆 + 𝐼𝐷𝑅3 = 𝑉𝐺𝑆 + 𝐼𝐷𝑅3
[1]

Teniendo en cuenta que:

ID = k(VGS − VTH)2 [2]

Resuelvo las ecuaciones 1 y 2:

VGG−VGS
ID = [3]
𝑅3
Igualo 2 y 3:
VGG− VGS
k(VGS − VTH)2 =
𝑅3

Fg. 2 Circuito DC
(𝑘𝑅3)(𝑉𝐺𝑆 2 − 2𝑉𝐺𝑆𝑉𝑇𝐻 + 𝑉𝑇𝐻 2) + 𝑉𝐺𝑆
Luego se analiza el equivalente de Thevenin: − 𝑉𝐺𝐺 = 0

VDDR4 20 ∗ 1M Reemplazo los valores y resulevo por el método de

VGG = = = 9.34V
R1 + R4 1.14M + 1M igualación:

RG = R1||R4 = 532.71KΩ 𝐤 = 𝟏𝟐𝐦𝐀

𝐑𝟑 = 𝟏. 𝟑𝐊Ω

𝐕𝐆𝐆 = 𝟗. 𝟑𝟒𝐕

𝐕𝐓𝐇 = 𝟐𝐕

15.6𝑉𝐺𝑆 2 − 62.4𝑉𝐺𝑆 + 62.4 + 𝑉𝐺𝑆 − 9.34 = 0

15.6𝑉𝐺𝑆 2 − 61.4𝑉𝐺𝑆+ 53.06 = 0

𝑽𝑮𝑺𝟏 = 𝟐. 𝟔𝟓 𝑽𝑮𝑺𝟐 = 𝟏. 𝟐𝟖

Fg. 3 Circuito equivalente Se toma el valor deVGS teniendo en cuenta que

VGS > VTH, es decir, 𝑽𝑮𝑺𝟏 = 𝑽𝑺𝑸 = 𝟐. 𝟔𝟓𝑽
Remplazo este valor en la ecuación 2: Analizo el circuito en AC:

ID = 12m(2.65 − 2) 2 = 𝟓. 𝟎𝟕𝒎𝑨

Malla de salida:
Fg. 5 Circuito AC - Capacitores en corto
𝑉𝐷𝐷 = 𝐼𝐷𝑅2 + 𝑉𝐷𝑆𝑄 + 𝐼𝐷𝑅3 → 𝑉𝐷𝑆𝑄 RG = R1||R4 = 532.71KΩ
= 𝑉𝐷𝐷 − 𝐼𝐷(𝑅2 + 𝑅3)
𝑟𝑑 = 𝑅2||𝑅5 = 787.87Ω
𝑉𝐷𝑆𝑄 = 20 − 5.07𝑚(1.3𝐾 + 1.3𝐾) = 𝟔. 𝟖𝟏𝟖𝑽
𝑍𝑖𝑛 = 𝑅𝐺
Cortes
Si VDS=0, entonces: 𝑍𝑜𝑢𝑡 = 𝑅2 = 𝑅𝐷
VDD 20 Se sabe que la ganancia es:
ID = = = 𝟕. 𝟔𝟗𝒎𝑨
𝑅2 + 𝑅3 1.3𝑘 + 1.3𝑘
𝑉𝑜 𝐼𝐿𝑅5
Si ID=0, entonces: 𝐴𝑣 = =
𝑉𝑖 𝑉𝑔𝑠
En donde:
𝑔𝑚𝑉𝑔𝑠𝑅2
𝐼𝐿 = −
𝑉𝐷𝑆 = 20𝑉 𝑅2 + 𝑅5
Simulacion Si reemplazo RL en Av:

𝑔𝑚𝑉𝑔𝑠𝑅2
(− )𝑅5 −𝑔𝑚𝑉𝑔𝑠𝑅2𝑅5
𝐴𝑣 = 𝑅2 + 𝑅5 =
𝑉𝑔𝑠 𝑉𝑔𝑠(𝑅2 + 𝑅5)
𝑔𝑚𝑅2𝑅5
=− = −𝑔𝑚𝑟𝑑
𝑅2 + 𝑅5

𝑨𝒗 = −𝒈𝒎𝒓𝒅
Para hallar gm:

𝒈𝒎 = 𝟐𝑲(𝑽𝑮𝑺 − 𝑽𝑻𝑯)
= 𝟐(𝟏𝟐𝒎𝑨)(𝟐. 𝟔𝟓 − 𝟐)
Fg. 4 simulación punto 3 = 𝟏𝟓.𝟔𝒎𝒔

𝐴𝑣 = −(15.6𝑚)(787.87) = −𝟏𝟐.𝟐𝟗
Además:
Calculado Simulacion %error 𝐼𝑜
𝑉𝐷𝑆𝑄 𝟔. 𝟖𝟏𝟖𝑽 6.39V 6.27 𝐼𝑣 =
𝐼𝑖
ID 𝟓. 𝟎𝟕𝒎𝑨 5.23mA 3.05
Tabla 1, porcentajes de error 𝑔𝑚𝑉𝑔𝑠𝑅2
−
𝐼𝑣 = 𝑅2 + 𝑅5 = −𝑔𝑚𝑉𝑔𝑠𝑅2𝑅𝐺
𝑉𝑔𝑠 𝑉𝑔𝑠 (𝑅2 + 𝑅5)
𝑅𝐺

𝑔𝑚𝑅2𝑅𝐺 −(15.6𝑚)(1.3𝑘)(532.71k)
𝐼𝑣 = − =
𝑅2 + 𝑅5 1.3𝑘 + 532.71k
= −𝟑.𝟐𝟕𝒌
 voltaje en compuerta fuente, lo que nos arroja la
siguiente gráfica:
Calculado Simulacion %error
𝐴𝑣 −𝟏𝟐.𝟐𝟗 −𝟏𝟐. 𝟐𝟕𝟔 0.111
Tabla 2, porcentajes de error Gancia en voltaje

Análisis en baja frecuencia.

1 1 Fg. 7 simulación VGG desde -6V a 0V

• 𝐹𝑐𝑙 (𝑒𝑛𝑡𝑟𝑎𝑑𝑎 ) = =
2𝜋𝑅𝑒𝑛𝑡𝐶1 2𝜋𝑅𝐺𝐶1
1
= 0.3𝐻𝑧 ≈ 1.8𝑟𝑎𝑑/𝑠
2𝜋(532𝑘Ω)1𝜇𝐹 Curva característica a
0,012
la entrada
1
• 𝐹𝑐𝑙 (𝑠𝑎𝑙𝑖𝑑𝑎) = 0,01
2𝜋(𝑅𝐷+𝑅𝐿)𝐶2
1
= 48𝐻𝑧 ≈ 301.6𝑟𝑎𝑑/𝑠
2𝜋(3.3𝑘Ω)1𝜇𝐹 0,008

1
• 𝐹𝑐𝑙 (𝑝𝑢𝑒𝑛𝑡𝑒𝑜) = 0,006
ID

2𝜋𝑅𝑆𝐶3

1 0,004
= 122𝐻𝑧 ≈ 766𝑟𝑎𝑑/𝑠
2𝜋(1.3𝑘Ω)1𝜇𝐹
0,002
III. RESULTADOS Y DISCUSIÓN
0
• TRANSISTOR JFET J304: -8 -6 -4 -2 0
VGS

Fg. 8 Curva característica de entrada

Curva característica de salida: a partir de la misma
simulación realizada anteriormente se define el
voltaje de compuerta VGG en -2V y se varía el
VDD de 0V a 10V de 0.1 en 0.1 y se mide la
corriente de drenaje y el voltaje drenaje fuente, lo
que nos arroja la siguiente gráfica:

Fg. 6 Circuito con transistor J304

En este caso se ajustan los valores del voltaje VDD

(voltaje de drenaje) en 10V y se varía el voltaje de
compuerta VGG desde -6V a 0V de 0.1 en 0.1, y se
Fg.9 simulación VDD desde 0V a 10V
miden los valores de corriente de drenaje y el
 Curva característica de
0,0016 salida
0,0014
0,0012
0,001
0,0008 Fg.12 simulación VGG desde 0V a 5V
ID

0,0006
0,0004
0,0002
0 Curva caracteristica de
0 5 10 15
VDS
0,5 entrada
0,45
Fg. 10 Curva característica de salida
0,4
• TRANSISTOR 2N7000: 0,35
0,3
0,25
ID

0,2
0,15
0,1
0,05
0
0 2 4 6
VGS

Fg. 13 Curva característica de entrada

Fg. 11 Circuito con transistor 2N7000 Con la gráfica anterior se determina un 𝑉𝑇𝐻 de
aproximadamente 2.3v para determinar K, se tiene:
En este caso se ajustan los valores del
voltaje VDD (voltaje de drenaje) en 10V y 𝐼𝐷 = 𝐾 (𝑉𝐺𝑆 − 𝑉𝑇𝐻) 2
se varía el voltaje de compuerta VGG
desde 0V a 5V de 0.1 en 0.1, y se miden los Y conociendo a VTH, determinamos K
valores de corriente de drenaje y el voltaje dependiendo del VGS que se elija:
en compuerta fuente, lo que nos arroja los
siguientes valores y se obtiene la siguiente • Para 𝑉𝐺𝑆 = 3𝑣, se tiene:
gráfica:
𝐼𝐷 50𝑚𝐴
𝐾= =
(𝑉𝐺𝑆 − 𝑉𝑇𝐻) 2 (3𝑣 − 2.3𝑣) 2
= 102𝑚𝐴/𝑉 2

• Para 𝑉𝐺𝑆 = 4𝑣, se tiene:

𝐼𝐷 200𝑚𝐴
𝐾= =
(𝑉𝐺𝑆 − 𝑉𝑇𝐻) 2 (4𝑣 − 2.3𝑣) 2
= 69.2𝑚𝐴/𝑉2
 • Para 𝑉𝐺𝑆 = 5𝑣, se tiene:
IV. CONCLUSIONES
𝐼𝐷 450𝑚𝐴
𝐾= = • Las ganancias de los transistores FET son
(𝑉𝐺𝑆 − 𝑉𝑇𝐻) 2 (5𝑣 − 2.3𝑣) 2 más elevadas y manejan mayor corriente
= 61.7𝑚𝐴/𝑉2

Curva característica de salida: a partir de la misma • La ganancia de corriente en este transistor

simulación realizada anteriormente se define el
voltaje de compuerta VGG en 5V y se varía el VDD
de 0V a 10V de 0.1 en 0.1 y se mide la corriente de
drenaje y el voltaje drenaje fuente, lo que nos arroja
los siguientes valores y se obtiene la siguiente
gráfica:
es muy variable debido a el gm, tiene
muchas variaciones, entonces se
considera un porcentaje de error
considerable.
• Las ganancias que tiene este transistor son
más elevadas con respecto a las de otros
transistores.

• Las ganancias de los transistores FET son

más elevadas y manejan mayor corriente.

V. REFERENCIAS

Fg.14 simulación VDD desde 0V a 10V

[ M. N. O. Sadiku, Fundamentos de circuitos
1 eléctricos, McGrawHillEducation, 2006.
]
Curva característica de
0,5 salida [ E. C. Datasheet, «Alldatasheets,» [En línea].
2 Available:
0,45
] https://www.alldatasheet.com/view.jsp?Search
0,4 word=J304&gclid=CjwKCAjwmK6IBhBqEiw
0,35 AocMc8liyGIHOywqq9RpoeLcLPj9dcznNtB8
0,3
6DAGvlkcwFvo-
Cc4CX2dC0BoCk9sQAvD_BwE. [Último
0,25
ID

acceso: 05 08 2021].
0,2
0,15 [ E. C. Datasheet, «Alldatasheets,» [En línea].
3 Available:
0,1
] https://www.alldatasheet.com/view.jsp?Search
0,05 word=2n7000%20datasheet&gclid=CjwKCAjw
0 mK6IBhBqEiwAocMc8gCMepFIaXzn10IUclS
0 5 10 15 p2IKhPC5CnrH88eUqmx88rg_rcOqWGyDXN
VDS RoCdXEQAvD_BwE. [Último acceso: 05 08
Fg. 4 Curva característica de salida 2021].

[ A. A. N. Velasco, Transistor de efecto de

4 campo (FET), Armenia: Universidad del
] Quindío, 2021.