DRAM son las siglas de la voz inglesa Dynamic Random Access Memory, que significa

memoria din�mica de acceso aleatorio (o RAM din�mica), para denominar a un tipo de

tecnolog�a de memoria RAM basada en condensadores, los cuales pierden su carga
progresivamente, necesitando de un circuito din�mico de refresco que, cada cierto
per�odo, revisa dicha carga y la repone en un ciclo de refresco. En oposici�n a
este concepto surge el de memoria SRAM (RAM est�tica), con la que se denomina al
tipo de tecnolog�a RAM basada en semiconductores que, mientras siga alimentada, no
necesita refresco.

Se usa principalmente como m�dulos de memoria principal RAM de ordenadores y otros

dispositivos. Su principal ventaja es la posibilidad de construir memorias con una
gran densidad de posiciones y que todav�a funcionen a una velocidad alta: en la
actualidad se fabrican integrados con millones de posiciones y velocidades de
acceso medidos en millones de bit por segundo.

Como el resto de memorias RAM, es vol�til, es decir, si se interrumpe la

alimentaci�n el�ctrica, la informaci�n almacenada se volatiliza. Fue inventada a
finales de los sesenta y es una de las memorias m�s usadas en la actualidad.

�ndice
1 Historia
1.1 Reinvenci�n de la memoria DRAM
2 Funcionamiento
3 V�ase tambi�n
4 Enlaces externos
5 Referencias
Historia

Integrado de silicio de 64 bits (usado en el IBM S-360, modelo 95) sobre un sector
de memoria de n�cleo (finales de los 60).
La memoria din�mica fue desarrollada en los laboratorios de IBM pasando por un
proceso evolutivo que la llev� de usar 6 transistores a s�lo un condensador y un
transistor, como la memoria DRAM que conocemos hoy. La invenci�n de esta �ltima la
hizo Robert Dennard1? quien obtuvo una patente norteamericana en 19682? por una
memoria fabricada con un solo transistor de efecto de campo y un condensador.

Los esfuerzos de IBM estaban encaminados a mejorar sus equipos de c�mputo como por
ejemplo la l�nea System 360: el modelo 25 en 1968 ya inclu�a un ScratchPad (una
especie de Cach� controlada por software) en forma de integrados 5 veces m�s
r�pidos que la memoria principal basada en n�cleos de ferrita.3? Dado el modelo de
negocios de IBM que consist�a en vender o arrendar computadores,4?un negocio
rentable, para IBM el uso de DRAM se reduc�a a ser el complemento de la memoria
principal basada en n�cleos magn�ticos. No hubo inter�s en comercializar ese tipo
de memorias para otros fabricantes ni tampoco se pens� en usar las tecnolog�as de
estado s�lido tipo SRAM o DRAM para construir la memoria principal. La empresa
Intel fue creada para aprovechar esa oportunidad de negocios: Gordon Moore,
observaba que hace tiempo la industria de los semiconductores se hab�a estancado, a
pesar de existir potenciales usos de los integrados de silicio como la fabricaci�n
de memorias SRAM y DRAM.5?

Celda de memoria para la i1103.

Aunque Intel se inici� con memorias SRAM como la i1101 y la i3101, el primer
producto rentable fue el integrado de memoria DRAM i1103 de 1024 bits. El i1103
lanzado en 1970 estaba formado por celdas de memoria con 3 transistores tipo PMOS y
un condensador,6? estaba organizado en un arreglo de 32 filas y 32 columnas,
empacado en un encapsulado de 18 pines y con un costo de 1 centavo por bit era un
fuerte competidor para las memorias de n�cleo. La producci�n y calidad del
integrado era dif�cil de mantener, hecho que se demostr� cuando Intel entreg� parte
de la producci�n a otra empresa llamada Microelectronics Integrated Limited (MIL)
que en un principio pudo obtener mejores resultados que la misma Intel, pero
despu�s del cambio importante en el proceso de fabricaci�n no fue capaz de
producir.5?

La memoria i1103 era muy primitiva en comparaci�n a las memorias DRAM de la

actualidad, aun as� se comportaba mejor que la memoria de n�cleo y con un precio
menor. A finales de 1971 se hab�a convertido en el producto dominante para la
fabricaci�n de memoria principal y era usado por 14 entre 18 de los principales
fabricantes de computadores,7? ganando el mote "core killer".8?

Reinvenci�n de la memoria DRAM

Para 1973 Intel y otros fabricantes constru�an y empacaban sus integrados de
memoria DRAM empleando un esquema en el que se aumentaba un pin por cada vez que se
doblaba la capacidad. De acuerdo a este esquema, un integrado de 64 kilobits
tendr�a 16 pines solo para las direcciones. Dentro de los costos m�s importantes
para el fabricante y el ensamblador de circuitos impresos estaba la cantidad de
pines del empaque y en un mercado tan competido era crucial tener los menores
precios. Debido a eso, un integrado con una capacidad de 16 pines y 4Kb de
capacidad fue un producto apreciado por los usuarios, que encontraban a los
integrados de 22 pines, ofrecidos por Intel y Texas Instruments como insumos
costosos.

El lanzamiento de la memoria MK4096 de 4K, con un solo transistor por celda y con
direccionamiento multiplexado result� del trabajo de Robert Proebsting quien
observo que en las celdas con un solo transistor, era imposible acceder la
informaci�n en una posici�n, enviando al mismo tiempo los datos de fila y columna a
la matriz: hab�a que enviar las se�ales una despu�s de la otra. La soluci�n a nivel
de la celda conduc�a a un ahorro en el empaque, ya que la direcci�n podr�a
recibirse en dos etapas, reduciendo la cantidad de pines usados.9?Por ejemplo para
un integrado de 64 Kb se pasaba de 16 pines dedicados a solo 8 y dos m�s para
se�ales de control extra. La multiplexaci�n en tiempo es un esquema de
direccionamiento que trae muchas ventajas, a costa de unos pocos cambios en el
circuito externo, de manera que se convirti� en un est�ndar de la industria que
todav�a se mantiene. Mucha de la terminolog�a usada en la hoja de datos del MK4096
todav�a se usa y muchos de los par�metros de temporizaci�n como el retardo RAS a
CAS fueron instaurados con ese producto, entre otros aspectos.10?

Funcionamiento

Lectura

Escritura
La celda de memoria es la unidad b�sica de cualquier memoria, capaz de almacenar un
Bit en los sistemas digitales. La construcci�n de la celda define el funcionamiento
de la misma, en el caso de la DRAM moderna, consiste en un transistor de efecto de
campo y un condensador. El principio de funcionamiento b�sico, es sencillo: una
carga se almacena en el condensador significando un 1 y sin carga un 0. El
transistor funciona como un interruptor que conecta y desconecta al condensador.
Este mecanismo puede implementarse con dispositivos discretos y de hecho muchas
memorias anteriores a la �poca de los semiconductores, se basaban en arreglos de
celdas transistor-condensador.

Las celdas en cualquier sistema de memoria, se organizan en la forma de matrices de

dos dimensiones, a las cuales se accede por medio de las filas y las columnas. En
la DRAM estas estructuras contienen millones de celdas y se fabrican sobre la
superficie de la pastilla de silicio formando �reas que son visibles a simple
vista. En el ejemplo tenemos un arreglo de 4x4 celdas, en el cual las l�neas
horizontales conectadas a las compuertas de los transistores son las llamadas filas
y las l�neas verticales conectadas a los canales de los FET son las columnas.

Para acceder a una posici�n de memoria se necesita una direcci�n de 4 bits, pero en
las DRAM las direcciones est�n multiplexadas en tiempo, es decir se env�an por
mitades. Las entradas marcadas como a0 y a1 son el bus de direcciones y por el
mismo entra la direcci�n de la fila y despu�s la de la columna. Las direcciones se
diferencian por medio de se�ales de sincronizaci�n llamadas RAS (del ingl�s Row
Address Strobe) y CAS (Column Address Strobe) que indican la entrada de cada parte
de la direcci�n.

Los pasos principales para una lectura son:

Las columnas son precargadas a un voltaje igual a la mitad del voltaje de 1 l�gico.
Esto es posible ya que las l�neas se comportan como grandes condensadores, dada su
longitud tienen un valor m�s alto que la de los condensadores en las celdas.
Una fila es energizada por medio del decodificador de filas que recibe la direcci�n
y la se�al de RAS. Esto hace que los transistores conectados a una fila conduzcan y
permitiendo la conexi�n el�ctrica entre las l�neas de columna y una fila de
condensadores. El efecto es el mismo que se produce al conectar dos condensadores,
uno cargado y otro de carga desconocida: se produce un balance de que deja a los
dos con un voltaje muy similar, compartiendo las cargas. El resultado final depende
del valor de carga en el condensador de la celda conectada a cada columna. El
cambio es peque�o, ya que la l�nea de columna es un condensador m�s grande que el
de la celda.
El cambio es medido y amplificado por una secci�n que contiene circuitos de
realimentaci�n positiva: si el valor a medir es menor que el la mitad del voltaje
de 1 l�gico, la salida ser� un 0, si es mayor, la salida se regenera a un 1.
Funciona como un redondeo.
La lectura se realiza en todas las posiciones de una fila de manera que al llegar
la segunda parte de la direcci�n, se decide cual es la celda deseada. Esto sucede
con la se�al CAS. El dato es entregado al bus de datos por medio de la lineo D.O. y
las celdas involucradas en el proceso son reescritas, ya que la lectura de la DRAM
es destructiva.
La escritura en una posici�n de memoria tiene un proceso similar al de arriba, pero
en lugar de leer el valor, la l�nea de columna es llevada a un valor indicado por
la l�nea D.I. y el condensador es cargado o descargado. El flujo del dato es
mostrado con una l�nea gruesa en el gr�fico.