Nuevos dispositivos para la lógica:

Tal y como escribimos, se conocen varios principios físicos distintos por los que un conmutador
controlado por tensión (es decir, un dispositivo similar a un transistor) podría evitar el límite de
escalado de tensión del FET convencional.8,16 Por ejemplo, algunos de estos principios de
funcionamiento invocan un mecanismo físico que rompe el vínculo directo entre la tensión de
funcionamiento aplicada externamente y el potencial interno que abre el flujo de corriente. Por
supuesto, el simple hecho de cambiar la física del dispositivo para incorporar uno de estos
principios de funcionamiento no garantiza un interruptor digital de bajo voltaje más eficiente
desde el punto de vista energético. Para cada concepto de dispositivo propuesto, las
características de conmutación y otros atributos importantes del dispositivo dependerán
fundamentalmente de las propiedades alcanzables de los materiales y de los detalles de la
estructura del dispositivo.

Todos los conceptos de dispositivos de bajo voltaje propuestos actualmente se encuentran todavía
en la fase inicial de investigación. Los prototipos de laboratorio aún no presentan características
que justifiquen el desarrollo de un producto comercial. Sin embargo, muchos de estos conceptos
de dispositivos están evolucionando rápidamente a medida que los investigadores descubren y
comprenden los problemas e inventan soluciones. Por tanto, parece probable que se inventen más
dispositivos de bajo voltaje. Si en los próximos años aparece un dispositivo de bajo voltaje de alto
rendimiento, podría reducir en gran medida las restricciones de generación de energía y calor que
actualmente limitan la computación.

Nuevos dispositivos de memoria:

Varias fuerzas impulsan la exploración de nuevos dispositivos de memoria. Ya hemos mencionado

la creciente dificultad para miniaturizar aún más los dispositivos de memoria establecidos, es
decir, SRAM, DRAM y flash. Los nuevos dispositivos de memoria podrían ser más fáciles de escalar
a tamaños más pequeños. Una segunda fuerza impulsora es la cambiante carga de trabajo
informático. La jerarquía de memoria empleada hoy en día se ha optimizado para aplicaciones con
localización de datos, pero una fracción cada vez mayor de las cargas de trabajo habituales
implican datos poco estructurados y requieren un acceso frecuente a la memoria a través de un
gran espacio de direcciones. Este movimiento de datos es costoso tanto en latencia como en
consumo de energía, especialmente cuando los datos tienen que venir de la memoria fuera del
chip a través de un bus de datos con un ancho de banda limitado.17 El acceso a la memoria fuera
del chip puede suponer hasta el 90 por ciento de la energía y el tiempo de ejecución
correspondiente en los sistemas informáticos actuales que ejecutan algoritmos de uso intensivo
de datos.17 Por último, y quizás lo más importante, algunos dispositivos de memoria emergentes
pueden permitir una integración más rentable de grandes cantidades de memoria con la lógica. De
las tecnologías de memoria dominantes en la actualidad, sólo la SRAM puede integrarse
fácilmente con la lógica CMOS de alto rendimiento. Integrar la DRAM y la flash en el mismo chip
con los núcleos del procesador es difícil y a menudo no resulta rentable. Por ello, se están
explorando muchas opciones de dispositivos de memoria nuevos,18,19 como la RAM magnética
de par de transferencia de espín (STT-MRAM), la RAM ferroeléctrica (FERAM), la RAM de puente
conductor (CBRAM), la RAM resistiva (RRAM) y la memoria de cambio de fase (PCM). Todas estas
memorias comparten algunos atributos muy deseables: son no volátiles, cada célula de la matriz
de memoria puede leerse aleatoriamente sin destruir la información almacenada y escribirse sin
borrar primero el bit almacenado, cubren una amplia gama de características de lectura/escritura
que abarcan toda la jerarquía de la memoria, y se fabrican utilizando temperaturas inferiores a las
utilizadas para fabricar las interconexiones (los cables que conectan los transistores).

Figura 3. Energía de programación frente al área de la celda de memoria a partir de datos

publicados para las principales tecnologías de memoria no volátil emergentes: memoria magnética
de acceso aleatorio por transferencia de espín (STT-MRAM), memoria de cambio de fase (PCM),
memoria de acceso aleatorio por puente conductor (CBRAM) y memoria de acceso aleatorio
resistiva (RRAM). Tanto la STT-MRAM como la PCM requieren una densidad de corriente crítica
para cambiar el estado de la memoria, por lo que la energía de programación es proporcional
(líneas discontinuas moradas y verdes) al área de la célula de memoria. La conducción en la
CBRAM y la RRAM es filamentosa, por lo que la energía de programación es independiente del
área de la célula de memoria.
Los tres primeros atributos abren amplias oportunidades para replantear el diseño de la jerarquía
de memoria con el fin de optimizar la disipación de energía y el rendimiento para diversas cargas
de trabajo de las aplicaciones. El último atributo permite incorporar los dispositivos de memoria
por encima de los bloques de lógica CMOS y, por tanto, permite una integración perfecta y
detallada de la memoria y la lógica. Aunque comparten atributos comunes deseables, cada una de
estas tecnologías emergentes difiere de las demás y las complementa en función de atributos
clave: velocidad de lectura/escritura, potencia y consumo energético de lectura/escritura,
propiedades de retención y resistencia, y densidad del dispositivo (área de la célula de memoria).
Por ejemplo, la figura 3 muestra los datos publicados20 sobre la energía de escritura en relación
con el área de la célula de memoria. Las compensaciones varían mucho entre los distintos tipos de
memoria. La física de la conmutación magnética hace que la STT-MRAM sea singularmente rápida
y, por tanto, muy adecuada para colocarla cerca de los núcleos del procesador. Sin embargo, una
de sus limitaciones actuales es la elevada energía de escritura y el consiguiente consumo de
energía. La energía de escritura de la STT-MRAM (y también de la PCM) es proporcional al área de
la celda de memoria, ya que se requiere una determinada densidad de corriente para conmutar la
resistencia de la celda. En cambio, la energía de escritura de la RRAM y la CBRAM no depende del
área de la celda de memoria debido a la naturaleza filamentosa y a la pequeña sección transversal
de la vía de conducción. La miniaturización continua debería reducir el consumo de energía de la
STTMRAM y la PCM a niveles aceptables. Los continuos avances en los materiales y la física de los
dispositivos podrían reducir aún más el consumo de energía de estas memorias.

Nuevos dispositivos que combinan las funciones de la memoria y la lógica:

El magnetismo ha sido durante mucho tiempo la base de los dispositivos de almacenamiento de

información, como la unidad de disco duro y la STT-MRAM. Cuando un imán se hace más pequeño,
se necesita menos energía para cambiar su polarización. Además, los físicos y los científicos de
materiales han descubierto en los últimos años nuevos mecanismos de conmutación de bajo
consumo. Por ello, los investigadores están empezando a explorar y explotar la nueva física del
nanomagnetismo en dispositivos para la lógica digital. Los primeros conceptos de dispositivos para
la lógica magnética adolecían del inconveniente de que no había una forma sencilla y directa de
que el estado magnético de un dispositivo conmutara el estado magnético de otro dispositivo. (Un
diseñador de circuitos señalaría que los dispositivos no se concatenan.) Así, la lógica All-Spin, una
familia de dispositivos y circuitos nanomagnéticos que resuelve este problema,21 generó un gran
interés cuando se propuso. Otra dirección de investigación apasionante es el magnetismo
controlado por voltaje.22 En comparación con un mecanismo de conmutación controlado por
corriente como el empleado en la STTMRAM, los dispositivos magnéticos controlados por voltaje
deberían ser más rápidos y más eficientes energéticamente. Gran parte del interés por la lógica
nanomagnética reside en la promesa de combinar las funciones de lógica y memoria en un único
dispositivo. Estos dispositivos podrían eliminar la necesidad de guardar el estado de un cálculo en
la memoria antes de apagar la alimentación. Esta capacidad tendría un valor inmediato en los
sistemas con escasez de energía que dependen de fuentes de energía intermitentes y, a largo
plazo, podría cambiar profundamente la arquitectura de los ordenadores.
Nuevos procesos de integración:

La realización de una lógica y una memoria multicapa integradas monolíticamente sería una
revolución, y esa revolución podría estar ya gestándose. La memoria flash multicapa, con 48 capas,
ya se está produciendo y representa una de las primeras tecnologías de dispositivos en adoptar
realmente la integración monolítica en 3D como vía de avance tecnológico. La mezcla de lógica y
memoria en pilas 3D monolíticas es mucho más fácil si se pueden evitar las altas temperaturas que
suelen ser necesarias para la síntesis de capas sucesivas de materiales electrónicos en el proceso
de integración de dispositivos a baja temperatura. Además, las capas del dispositivo deben ser
muy finas para que los agujeros para las conexiones eléctricas entre las capas puedan tener una
baja relación de aspecto. Por lo tanto, es deseable sintetizar material de alta calidad para una capa
de dispositivo a alta temperatura, adelgazar la capa y transferirla posteriormente a la pila. En el
caso del silicio, este concepto de transferencia de capas tiene una larga historia23,24 con un
historial probado como proceso de fabricación.25 Los materiales electrónicos emergentes, como
los nanotubos de carbono26 y los cristales atómicos 2D27, son prometedores como futuros
materiales de canal de FET porque sus estructuras cristalinas naturales son atómicamente
delgadas debido a la configuración especial de enlace de los átomos constituyentes, y su
transporte de portadores no se ve afectado por las imperfecciones de las superficies. Estos
materiales, que se sintetizan y luego se transfieren a un sustrato de destino para su integración en
3D, están avanzando rápidamente hacia el cumplimiento de los objetivos de rendimiento futuros.
Muchas de las nuevas memorias descritas anteriormente ya utilizan materiales depositados a baja
temperatura y, por tanto, son acordes con las tecnologías de integración monolítica en 3D.
Aunque cada capa adicional supone una cierta pérdida de rendimiento, un chip 2D convencional
con una superficie equivalente sufriría una pérdida de rendimiento similar sin la ventaja de unas
interconexiones 3D mucho más cortas y sin la posibilidad de optimizar los procesos de fabricación
de cada capa del dispositivo. Así, dentro de no muchos años, un sistema informático podría tener
archivos de registro y SRAM como caché rápida de primer nivel. La caché de segundo nivel podría
utilizar STT-MRAM de alta resistencia y acceso rápido o una variante. Una memoria más lenta, no
volátil y de muy alta densidad en la jerarquía de memoria podría utilizar PCM, RRAM o CBRAM,
integradas monolíticamente con los núcleos del procesador. La RRAM y la CBRAM ya han
demostrado su capacidad de lectura/escritura a aproximadamente 1 V a una velocidad de 10 ns,
con más de mil millones de ciclos de resistencia y una buena eficiencia energética. Ya se han
demostrado las arquitecturas de dispositivos para una RRAM 3D que utiliza un enfoque rentable
que no requiere un paso de litografía para cada capa adicional. Con un tamaño de patrón futuro
de 5 nm de medio paso y 128 capas de estructura 3D, podrían residir 64 Tbits de memoria no
volátil relativamente rápida en un solo chip de microprocesador.