UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRONICA

LABORATORIO DE CIRCUITOS DIGITALES

LABORATORIO No. 9 : Circuitos Latch y Flip - Flop

Profesor: Ing. Oscar Casimiro Pariasca
I. OBJETIVO:
1. Analizar el principio de funcionamiento de los flip-flops D y JK utilizados comercialmente.
2. Observar el efecto del reloj en los Flip Flop temporizados y la sincronía de las entradas y salidas.
3. Implementar aplicaciones prácticas utilizando estos dispositivos de almacenamiento.

II. MATERIALES y EQUIPO :

- Protoboard, cables de conexión.
- CI. TTL : 74LS02, 74LS74, 74LS75, 74LS76 . 74LS112, Temporizador 555
- Resistencias= 4 x 120 ohm ¼ watt; leds x 4.
- Fuente de c.c. +5 voltios, VOM, ORC, generador de pulsos.
III. CUESTIONARIO PREVIO
- Para ser enviado como Informe Previo, vía el classroom, antes de la clase práctica, junto con las
simulaciones y comentarios de los circuitos
- Presentar sus circuitos en la clase práctica experimental.
1. Indique la diferencia entre los latches y los flip-flops. ¿Cuáles son las formas de disparo?.
2. Qué son circuitos con entradas síncronas o asíncronas?.
3. Explique el funcionamiento del flip-flop D con reloj
4. Dibujar la forma de onda de salida Q, para cada uno de los flip-flop tipo D mostrados en la
figura, a partir de las formas de onda de entrada mostradas: Observe que la señal de reloj es
diferente en cada caso.

5. Verificar la operación del flip flop 74LS74 - tipo D. Verificar el uso de las entradas de
PRESET y CLEAR. Mostrar un diagrama de tiempos para las señales D, CLK y Q.
6. Verificar la operación del latch 74LS75 - tipo D. Mostrar un diagrama de tiempos para las señales D,
EN y Q.
7. Explique el funcionamiento del flip-flop JK con reloj.
8. Verificar la operación del flip-flop 74LS76 o 74LS112 - tipo JK. Mostrar un diagrama de tiempos para
las señales J, K, CLK, PRT , CLR y Q.

9. Implementar los siguientes circuitos como aplicaciones básicas de los flip-flops:

9.a. En el circuito mostrado, conectar las salidas CLK-A y CLK-B a las entradas A y B de la
compuerta NOR y verificar la forma de onda en Y. La señal de CLK es una señal de pulsos
de 5 voltios y de 100 Hz. Puede utilizar un temporizador 555 como multivibrador astable
para obtener la señal de reloj.

9.b. En los circuitos mostrados, la señal de CLK es una señal de pulsos de 5 voltios y de 100 Hz:

Ing. Oscar Casimiro Pariasca

Sem. 2020-I
 Determinar las formas de onda de salida QA , QB y la
salida Q respectivamente en función de la señal de reloj.

Presente sus gráficos.

Determinar en cada caso, la frecuencia maxima de la señal de reloj

para un funcionamiento fiable.

10. Obtener un flip-flop tipo T a partir del CI 74LS76. Verificar su tabla de verdad.

11. ¿ Cuál es la finalidad de la señal de reloj en los Flip Flop temporizados?

12. Para el circuito mostrado, completar el diagrama de tiempos para la salida Q, suponiendo que
inicialmente esta
en BAJO

IV. CONCLUSIONES Y OBSERVACIONES.

V. BIBLIOGRAFIA

Ing. Oscar Casimiro Pariasca

Sem. 2020-I