Documentos de Académico
Documentos de Profesional
Documentos de Cultura
OBJETIVOS
Analizar e implementar circuitos de polarización para JFET
Revisar la temática de amplificadores con JFET
PREPARATORIO
Consultar las principales caracteristicas de los transistores de efecto de campo
El JFET trabaja como un dispositivo con corriente constante controlado por voltaje.
Suponiendo que el voltaje que hay entre compuerta y la fuente es cero Vgs=0 voltios
para lograr eso debemos colocar la compuerta y fuente en cortocircuito, entonces
cuando estas dos se conectan a tierra, mientras la fuente Vdd va subiendo de valor a
partir de los cero voltios, la corriente de drenaje tambien ira incrementando
proporcionalmente.
Para esta área ,la resistencia que existe en el canal es constante esto porque la región de
empobrecimiento no es lo suficiente grande como para que su valor sea significativo.
Cuando pasa esto, el transistor trabaja en la zona llamada región óhmica ya que Vds e Id
van a estar relacionados por la ley de ohm.
Cuando la curva ya se empieza a nivelar entonces esta entrando a la zona de la región
activa donde la corriente de drenaje es constante y mientras Vds va aumentando el
voltaje de polarización inversa en el sentido de compuerta a drenaje hace que la región
de empobrecimiento sea bastante grande por lo que Vds esta incrementando entonces Id
se mantiene constante.
Asumo:
IDSS=2[mA ]
V p=−8[v ]
V GS=VG −VS
V GS=−2+ 0=−2[v ]
2
V GS
(
I D =I DSS 1−
VP )
2
−2
(
I D =2 1−
−8 )
I D =1.12[mA ]
VDD=ID∗RD +VDS
12=2 [mA ]∗1[k Ω]+VDS
VDS=10 [V ]
IDSS=2[mA ]
V p=−8[v ]
−VGS
ID=
3.3 [k Ω]
2
VGS
ID=2[mA ] 1− ( −8 )
ID=ID
2
−VGS VGS
3.3[k Ω]
=2[mA ] 1−(−8 )
VGS 1=−22.90[ V ]
VGS 1=−2.79[V ]correcto
2
−2.79
ID=2[mA] 1− ( −8 )
ID=0.848[mA ]
VDD=ID∗RD +VDS + ID∗RS
17=0.848[mA ]∗10[k Ω]+VDS +0.848 [mA ]∗3.3 [k Ω]
VDS=5.72[V ]
VD=VDS +VS=5.72+ 2.79
VD=8.51 [ v ]
IDSS=2[mA ]
V p=−8[v ]
27∗10 K
∗1
10 K +2.2 M VGS
ID= −
3.3 K 3.3 K
ID=ID
27∗10 K
∗1 2
10 K +2.2 M VGS VGS
3.3 K
−
3.3 K (
=2 mA 1−
−8 )
VGS 1=−2.74 [V ]correcto
VGS 1=−22.94 [v ]
2
−2.74
ID=2[mA ] 1− (−8 )
ID=0.878[mA ]
VDD=ID∗RD +VDS + ID∗RS
27=0.878[mA ]∗560+VDS +0.878[mA ]∗3.3[k Ω]
VDS=23.6 [V ]
VD=VDS +VS=23.6+2.74
VD=26.35 [v ]
Realizar las simulaciones de los circuitos presentados en proteus.
Realizar un resumen del datasheet perteneciente al JFET J304 y adquirir este
dispositivo o un equivalente para la practica
Parametro Corriente de Voltaje Voltaje unidades
prueba minimo maximo
VDG - - 30 V
VGS - - -30 V
IGF - - 10 mA
Vgss Ig=-1uA -30 - V
Vds=0[v]
Igss Vgs=-20[v] - -100 pA
Vds=0[v]
Vgs(off) Vds=1.5v -2 -6 V
Id=1nA
Idss Vds=1.5[v] 5 15 mA
Vgs=0[v]
Implementar los circuitos de la figura 4,5,6 y calcular los voltajes de salida de cada
uno de ellos
GRAFICAS