DEPARTAMENTO DE ELÉCTRICA Y

ELECTRÓNICA

INGENIERÍA EN ELECTRÓNICA Y
TELECOMUNICACIONES

DISEÑO DE VLSI

LABORATORIO 2

TEMA: CELDAS LÓGICAS

NOMBRE: BRENDA JIMÉNEZ

NRC: 4227

FECHA: 14/01/2021
1. Tema: Celdas Lógicas

2. Objetivos
2.1. Objetivo General
Realizar una compuerta XOR, multiplexor 2 a 1 y Full-adder en el software
Microwind.

2.2. Objetivos Específicos

 Seguir las indicaciones del manual para el diseño de las compuertas.
 Identificar y colocar los elementos según el diagrama esquemático de cada
compuerta.
 Observar y verificar el funcionamiento de las celdas lógicas.

3. Marco Teórico
3.1. Compuerta XOR
Se tiene dos entradas, entre ellas se realiza una suma lógica de A negado por B y
A por B negado. A continuación, se realiza la representación gráfica, función y
tabla de verdad.[1]

Función

A ⊕ B= Á ∙ B+ A ∙ B́

Figura 1. Representación gráfica de la compuerta XOR.

Tabla 1. Tabla de verdad Compuerta XOR.

A B OUT
0 0 0
0 1 1
1 0 1
1 1 0

3.2. Multiplexor 2 a 1
Un multiplexor es un dispositivo que acepta varias entradas de datos, pero solo
deja pasar una de ellas a la salida. Cuando se ha seleccionado una señal, las otras
no tienen efecto sobre la salida.[2]
Un Multiplexor 2 a 1 consta de una entrada de selección, S, dos entradas binarias,
A, B, y una salida Y. A continuación, se muestra la tabla de verdad.
Función

F= Ś ∙ A+ S ∙ B

Figura 2. Representación gráfica de un multiplexor 2 a 1.

Tabla 2. Tabla de verdad de un Multiplexor 2 a 1.

S A B Y
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

3.3. Full-adder
El sumador completo o full-adder tiene tres entradas y dos salidas. Las dos
primeras entradas son A y B y la tercera entrada es un acarreo de entrada; las dos
salidas son de suma y acarreo. [2]

Función

∑ ¿ A ⊕ B ⊕C
Carry= AB+ BC + AC
Tabla 3. Tabla de verdad Compuerta Full - Adder.

A B C Sum Carry
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
4. Desarrollo
4.1. Compuerta XOR
El manual Microwind propone un diagrama esquemático para la compuerta XOR
como se muestra en la Figura 3. El circuito permite que la señal A fluya al nodo
N1 si B=1 y permitir que la señal Inv(A) fluya al nodo N1 si B=0. El nodo OUT
invierte N1.

Figura 3. Diagrama Esquemático de la compuerta XOR.

Procedimiento
1. Colocar la capa N-well, Polysilicon y P+ Difussion seleccionando de
Palette para formar el transistor P-MOS.

Figura 4. Transistor P-MOS

2. Seleccionar de la Palette, la capa Polysilicon y N+ Difussion para crear el

transistor N-MOS.

Figura 5. Transistor P-MOS.

3. Se coloca las capas metálicas en este caso se utiliza metal 1, 2, 3. Además
de los contactos necesarios y vías entre metales.

Figura 6. Unión de metales, contactos y vías.

4. Añadir las señales de reloj, voltaje y salida. Se obtiene como resultado el

diseño de la Figura 7.

Figura 7. Diseño Microwind compuerta XOR.

Realizando la simulación del diseño realizado se obtiene la señal de salida

(rojo) de la compuerta xor como se muestra en la Figura 8.

Figura 8. Simulación compuerta XOR.

La simulación de la compuerta XOR cumple el funcionamiento. Cuando la
entrada A está en bajo y la entrada B está en alto en la salida XOR se produce un
buen uno, pero cuando A tiene un alto y B un bajo no se produce un buen uno. Por
otro lado, se consigue un buen cero cuando las entradas son un bajo; pero también
cuando las entradas tienen un nivel alto existe una ligera variación en la salida,
pero se mantiene cerca del valor cero.
4.2. Multiplexor 2 a 1
La representación esquemática que cumple con un multiplexor 2 a 1 se muestra
en la siguiente Figura 9.

Figura 9. Diagrama Esquemático de un multiplexor 2 a 1.

Procedimiento
1. Crear dos transistores N-MOS y P-MOS, con Polysilicon unir una pareja de
transistores N-MOS y P-MOS.

Figura 10. Transistores N-MOS Y P-MOS.

2. Colocar el metal 1 y contactos entre metales.

 Figura 11. Colocación de metales y contactos.

3. Colocar las señales de reloj, voltajes y variables. El resultado final se

muestra en la Figura 12.

Figura 12. Diseño Microwind Multiplexor 2 a 1.

La simulación del multiplexor 2 a 1 se observa en la Figura 13.

 Figura 13. Simulación Multiplexor 2 a 1.

De acuerdo a la tabla de verdad y la salida Y del diseño cumple con el funcionamiento

de un Multiplexor 2 a 1. Por ejemplo, cuando Sel=0, A=0 y B=0 la salida es un bajo;
cuando Sel=0, A=1 y B=1 la salida es un alto.

4.3. Full-adder
De acuerdo a las instrucciones del manual el diagrama esquemático que
corresponde a la compuerta Full-Adder es el que se muestra en la Figura 11.

Figura 14. Diagrama Esquemático de un Full - Adder.

La salida SUM se obtiene con dos compuertas XOR y el Carry, que es una
combinación de compuertas NAND. La implementación más sencilla de la celda
CARRY es AB + BC + AC. La debilidad de dicho circuito es el uso de puertas
lógicas positivas, lo que lleva a múltiples etapas. Un circuito más eficiente
consiste en la misma función, pero con puertas inversoras.
Procedimiento
1. Como ya se menciono se necesita 2 compuertas XOR, por lo tanto, se utiliza
el diseño realizado anteriormente de dicha compuerta, colocando en los
extremos.

Figura 15. Compuertas XOR.

2. Para realizar el Carry se diseña compuertas NAND que cumple con la

siguiente función AB+BC+AC. Los materiales utilizados son N+ y P+
Difussion, Polysilicon, metal 1,2 y 3, contactos y vías entre metales.

El resultado final se muestra en la figura 13.

Figura 16. Diseño Full-Adder.

 La simulación de un Full – Adder se muestra en la Figura 14, las salidas serán
el Carry y la Sum.

Figura 17. Simulación Full – Adder.

De acuerdo a la simulación de un Full-Adder cumple con la función de acuerdo a la

tabla de verdad. Por ejemplo, cuando A=0, B=1, C=1, la salida Sum tendrá un bajo y
Carry tendrá un alto. Cuando A=1, B=C=0, la salida Sum tiene un alto y Carry tiene
un bajo.
5. Conclusiones
 Con el diseño en Microwind de las compuertas XOR, multiplexor 2 a 1 y Full
Adder se pudo realizar las respectivas simulaciones y verificar su
funcionamiento de acuerdo a la tabla de verdad de cada uno de ellos.
 El diseño de la compuerta XOR en ciertas combinaciones no se obtiene un
buen cero o uno, sin embargo, sus valores son muy cercanos que se pueden
considerar como tal.
 El multiplexor 2 a 1 se formó a través de dos P-MOS y N-MOS y juntando la
pareja de transistores.
 La compuerta Full – Adder fue más fácil de realizar puesto que se necesita dos
compuertas XOR que ya se tenia anteriormente y se añadió al circuito
compuertas NAND.

6. Recomendaciones
 Es importante que las dimensiones del circuito diseñado cumplan con las
normas de diseño 2 λ, para que la simulación se realice de manera adecuada.
 Para colocar los contactos y sobre todo las vías es necesario identificar los
materiales que se desea acoplar.
7. Bibliografía
[1] C. Novillo, “Sistemas Digitales,” 2008. Accessed: Jan. 10, 2021. [Online].
Available: http://bibdigital.epn.edu.ec/handle/15000/4829.
[2] G. Bosque; P. Fernandez, Principios de Diseño de Sistemas Digitales . 2016.
[3] Sicard, E. Microwind & Dsch Version User's Manual Microwind V35.
Toulouse. (2005).