TECNOLÓGICO NACIONAL DE MÉXICO

CAMPUS PUEBLA
INGENIERIA MECÁNICA
MATERIA: SISTEMAS ELECTRÓNICOS
DOCENTE: ING. JOSÉ ANTONIO RUIZ DE LA CRUZ
TEMA: Mapas (K) y Sumador

EQUIPOS 5

PRÁCTICA 9
INTEGRANTES
GARCÍA CORONA MAURICIO. 19221212
JORGE FLORES CARLOS. 19221223
JOSUÉ FLORES CONDE. 20221272
ARIAS VARGAS JUAN DANIEL. 19220154
VICENTE LUNA ESPAÑA. 19221089
HORARIO DE CLASE: MARTES, JUEVES Y VIERNES DE
5:00 a 7:00 Y DE 6:00 a 7:00
FECHA DE ENTREGA: 29/04/2021
ENERO-JULIO 2021
 Práctica 9
Mapas (K) y Sumador
Objetivos

 Comprobar la importancia de los mapas de Karnaugh en la minimización

de funciones de conmutación

 Comprobar el funcionamiento del diseño de un semisumador y un

sumador completo utilizando compuertas básicas.

Material necesario:
Objetivo 1
 Una fuente de voltaje de 5V.
 1 DIP de 8 entradas.
 1 LED (no importa el color).
 5 resistencias de 470 ohms.
 1 tablilla de conexiones (protoboard).
 Los siguientes circuitos integrados o equivalentes:
7404, 7408, 7432.

Objetivo 2
 Una fuente de voltaje de 5V.
 2 DIP de 4 u 8 entradas.
 4 LED (en cada circuito que vaya uno de cada color).
 9 resistencias de 470 ohms.
 2 tablillas de conexiones (protoboard).
 Los siguientes circuitos integrados o equivalentes:
Dos 7486, dos 7408 y un 7432.
 Manual ECG (para consultar el arreglo interno de las compuertas).
 Alambre para conexiones.
PROBLEMA 1

Detector de potencias de 2

Las 4 líneas que entran al circuito lógico combi nacional que se ilustra en el
diagrama a bloques de la figura adjunta, llevan un dígito decimal codificado en
binario. Es decir, los equivalentes binarios de los dígitos decimales 0-9 pueden
aparecer en las líneas A, B, C, D. El bit más significativo es A.

Las combinaciones de valores correspondientes a los equivalentes binarios de

los números decimales 10-15 nunca aparecerán en las líneas de entrada. La
única salida Z del circuito debe ser 1 si y sólo si representan un número que
sea cero o una potencia de 2.

A. Realice la tabla de verdad del circuito

B. Determine la expresión booleana del circuito y simplifíquela
C. Diseñe el circuito en su expresión booleana más simple
D. Arme el circuito y compruebe que los resultados de la tabla de verdad se
cumplan

PROBLEMA 2

A) SEMISUMADOR. Contiene un bit para el consumado, otro para el

sumado y se puede tener un bit de acarreo C. El diagrama a bloques del
semisumador se presenta en la siguiente figura:

Donde X e Y son los sumandos, C el acarreo y S la suma.

Y el circuito topológico es:
 B) SUMADOR COMPLETO: Cuando además de tener los 2 bits
correspondientes al consumado y al sumado, se tiene un acarreo inicial
, con acarreo final C. Su diagrama a bloques se muestra en la figura
siguiente:

Donde , es el acarreo posterior y C el acarreo final.

El circuito topológico del sumador completo es:

Donde S se representa por D1 y C por .

A. Realice la tabla de verdad de cada circuito

B. Determine la expresión booleana de los circuitos y simplifíquelos
C. Diseñe los circuitos en su expresión booleana más simple
D. Arme los circuitos y compruebe que los resultados de la tabla de verdad
de cada uno se cumplan.
PROBLEMA 1

Detector de potencias de 2

A. Realice la tabla de verdad del circuito

A B C D Z
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

Mapa k
CD
1 1 0 1
1 0 0 0
AB X X X X
A 1 0 X X
B. Determine la expresión booleana del circuito y simplifíquela

X= + +
 C. Diseñe el circuito en su expresión booleana más simple

PROBLEMA 2

A) SEMISUMADOR. Contiene un bit para el consumado, otro para el

sumado y se puede tener un bit de acarreo C. El diagrama a bloques del
semisumador se presenta en la siguiente figura:
x y s C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Donde X e Y son los sumandos, C el acarreo y S la suma.

S= Y + X
C= XY
Y el circuito topológico es:
 B) SUMADOR COMPLETO: Cuando además de tener los 2 bits
correspondientes al consumado y al sumado, se tiene un acarreo inicial
, con acarreo final C. Su diagrama a bloques se muestra en la figura
siguiente:

Donde , es el acarreo posterior y C el acarreo final.

El circuito topológico del sumador completo es:

Donde S se representa por D1 y C por .

A. Realice la tabla de verdad de cada circuito

x y C C0 S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

B. Determine la expresión booleana de los circuitos y simplifíquelos

PARA EL ACARREO
YC Y C
X 0 0 1 0
0 1 1 1

PARA LA SALIDA
YC Y C
X 0 1 0 1
1 0 1 0

LA EXPRESIÓN BOOLEANA
Co=

C. Diseñe los circuitos en su expresión booleana más simple

D. Arme los circuitos y compruebe que los resultados de la tabla de verdad
de cada uno se cumplan.