UNIVERSIDAD DE LAS AMÉRICAS

PUEBLA

DISEÑO DIGITAL
LRT2022-10

M. en C. Juan Antonio Navarro Martínez.

Práctica 8.
Circuitos de mediana escala de integración.

Equipo 8

Lilian Hernández Bahena. ID: 156841

Joaquín Antonio Berzunza Gaytán. ID: 167138
Objetivo.
Se tiene como objetivo emplear circuitos de mediana escala de integración correctamente y
observar su funcionamiento, al mismo tiempo que implementar con funciones dichos
componentes. Se busca simular los circuitos de las funciones con las que se estarán trabajando,
así como describirlas con VHDL, de esta manera, se obtendrán las tablas de verdad que
comprueben el comportamiento de todos los casos y las equivalencias que existen entre las
funciones de los circuitos de mediana escala de integración.

Resumen.
En esta práctica se busco el emplear y desarrollar circuitos de mediana escala y conocer los
componentes eléctricos que se emplean para el desarrollo de los circuitos. álgebra booleana y
reducción como producto de sumas cuando se necesitó.
Se prosiguió a simular los circuitos de las funciones para observar y corroborar el correcto
funcionamiento del decodificador que expresa la función. También se realizó la simulación en
Vivado utilizando un código en VHDL eficiente que describiera el circuito de mediana escala
De esta manera, fue posible obtener las tablas de verdad de todas las funciones, las cuales fueron
utilizadas para comparar entre las simulaciones y la descripción con VHDL los resultados
esperados y los obtenidos, los cuales, en todos los casos fueron congruentes.

Introducción.
El rápido desarrollo de la tecnología ha llevado al hecho de que un cierto número de puertas se
pueden integrar en un mismo dispositivo que realiza una función específica al mismo tiempo, por
lo que los circuitos integrados aparecieron a principios de la década de 1960. Desde entonces,
hasta el día de hoy, la tecnología de fabricación ha mejorado enormemente, además de eso, se
pueden encontrar cientos de miles de puertas lógicas en la superficie de poco más de 1
centímetro cuadrado. Se dice que dependiendo del número de componentes integrados en el chip,
el circuito se encuentra dentro de una cierta escala de integración.
Uno de los principales objetivos de los fabricantes de componentes electrónicos es integrar
diferentes elementos en una sola tableta. Esto ha logrado grandes avances en la reducción del
tamaño del circuito. Básicamente, esta rápida escalada de reducción se logra aplicando
tecnología electrónica a proyectos aeroespaciales y militares a gran escala. La industria de la
electrónica se ha beneficiado en general de estos desarrollos. Desde el punto de vista de la
densidad, la clasificación de algunos circuitos integrados actuales es la siguiente:
  SSI (integración a pequeña escala). Este grupo incluye circuitos de función lógica básica y
algunos dispositivos más complejos a los acostumbrados. Cada circuito tiene aproximadamente
100 componentes; el número máximo de puertas lógicas es aproximadamente 10.
 MSI (integración a mediana escala o integración a mediana escala). Incluye circuitos de propósito
general que realizan funciones lógicas más complicadas que las funciones lógicas mencionadas
anteriormente. Codificadores, multiplexores, contadores, etc. El número de componentes por chip
es aproximadamente entre 100 y 1000. El número máximo de puertas es de unas 100.
 LSI (integración a gran escala). Este grupo son dispositivos lógicos programables. La cantidad de
componentes en cada circuito está entre 1000 y 10,000, que es aproximadamente 1000 puertas
lógicas.
Una visualizavion de todas las escalas de los circuitos integrados y del tiempo en el que se desarrollo esa
tecnologia se encuentra representado en la figura 1.

Fig. 1. Evolución de la capacidad de integración.

Análisis teórico.
En esta práctica se trabajó con un decodificador de 3 entradas y 8 salidas activas en 0 (de 3 a 8),
además de 3 señales de habilitación, si este se analiza, en las salidas se puede decir que hay
compuertas AND a las que les está llegando la señal de las diferentes combinaciones de las
entradas C, B y A, en este caso. Por lo que se puede ver como 3 entradas, ya sean negadas o no y
8 compuertas AND. Debido a que sus salidas son activas en 0, se utilizan compuertas NAND y
se implementa producto de sumas.
Por otro lado, para las 3 señales de habilitación, G1 se activa en 1 lo que quiere decir que para
que se active la salida esta debe de estar en 1, y otras dos señales que para que se activen tienen
que estar en 0. Si se activa 1, 0, 0 se activa cualquiera de las 8 salidas, en caso contrario, ninguna
se activa, es por esto que ya se encuentran conectadas directamente a esos valores.
Se tienen las funciones S(C, B, A) = Σ (1, 2, 4, 7), CY(C, B, A) = Σ (3, 5, 6, 7), pensando esta
combinación en que se sumarán C, B y A, a la función S se le denominará como la función de
sumatoria, mientras que la CY como el residuo, quedan como un “sumador”. Entonces, se tiene
en la función S la sumatoria de los minitérminos en donde la suma es igual a 1 y en la CY la
sumatoria de los minitérminos cuando a partir de esa suma se obtiene un acarreo.
Entonces se analiza como suma aritmética en binario de la siguiente manera con todas las
combinaciones:

Es así como se predice cuáles resultados se podrían esperar, ya que como se puede observar, los
minitérminos en los que la sumatoria es igual a 1 son 1, 2, 4 y 7, esperando entonces obtener un
1 en la función S en las simulaciones con esas combinaciones de las entradas. Mientras que para

Minitérmino Suma Acarreo

0 = C’B’A’ 0+0+0=0 0
1 = C’B’A 0+0+1=1 0
2 = C’BA’ 0+1+0=1 0
3 = C’BA 0+1+1=0 1
4 = CB’A’ 1+0+0=1 0
5 = CB’ATabla 1. Análisis
1 + 0de+las
1 =funciones
0 a 1
6 = CBA’ partir de la sumatoria
1+1+0=0 aritmética. 1
7 = CBA 1+1+1=1 1

la función CY, se esperará ver un 1 en las combinaciones de entradas en donde sí hubo acarreo
(donde hay unos en la Tabla 1), es decir 3, 5, 6 y 7.
Ahora bien, para describir el circuito en VHDL, las sentencias se analizan de la siguiente
manera:
-Se utiliza una señal llamada en el código “Selec”, la cual es la que determina las entradas del
decodificador (3 bits), a este vector es al que se le asignan las entradas A, B y C.
-También se usa una señal “Y” que es donde se toma las salidas del decodificador (8 bits), a la
cual se le estarán asignando los vectores de los resultados cuando “Selec” tenga las diferentes
combinaciones.
-Finalmente se denominan las dos compuertas NAND, las cuales contienen las funciones S y
CY. -De esta manera, al correrlo, se observarán las entradas, las salidas, con los resultados de las
funciones como se explicaron anteriormente referentes a la sumatoria, y los dos vectores internos
mencionados anteriormente como “Selec” y “Y”.

Procedimiento.
Utilice el programa Multisim para simular el circuito de la Figura 1.
Posteriormente proseguir a obtener su tabla de verdad para conocer los valores de salida que se
obtienen tras aplicar todas las combinaciones posibles a su entrada. Una vez realizado esto, Se
verificó el circuito de la Figura 1 con la finalidad de analizar su correspondencia con la función:
S (C, B, A) = Σ (1,2,4,7), CY (C, B, A) = Σ (3,5,6,7).

Para la descripción de las funciones digitales con VHDL se utilizó el programa Vivado, en este
se creó un nuevo proyecto y se prosiguió a escribir el siguiente código:
Una vez listo, se corrió la simulación y las variables A, B y C se modificaron en Force Clock de
tal manera que las frecuencias quedaran establecidas como 400ns, 200ns y 100ns
respectivamente, para poder visualizar de una mejor manera el diagrama temporal. Además de
que todas las variables se programaron en binario con valores de 0 y 1. Se corrió la simulación
por un lapso de 2000ns.
Resultados esperados.
Para ilustrar de mejor manera los resultados esperados en el circuito simulado, se utiliza una
tabla de verdad, la cual queda como en la Tabla 2.

En el caso de la descripción del circuito en VHDL, se espera ver el diagrama temporal

mostrando las entradas, las salidas y los dos vectores internos.

LED para
C B A S CY LED para S
CY
0 0 0 0 0 ON ON
0 0 1 1 0 OFF ON
0 1 0 1 0 OFF ON
0 1 1 0 1 ON OFF
1 0 0 1 0 OFF ON
1 0 1 0 1 ON OFF
1 1 0 0 1 ON OFF
1 1 1 1 1 OFF OFF

Tabla 2. Tabla de verdad para funciones S y CY.

Resultados obtenidos.
Todos los resultados que se obtuvieron a partir de las simulaciones concuerdan con lo que se
esperaba obtener, para ilustrarlo, se muestran ejemplos de algunas de las combinaciones en las
siguientes figuras.
En la Figura 2 se tiene la combinación 0, 0, 1, lo cual corresponde al minitérmino 4, su sumatoria
es igual a 1, por lo que se observa el LED de S apagado, su sumatoria no resulta en acarreo por
lo que es 0, es decir, LED de CY prendido.
 Fig. 2. Ejemplo de simulación de circuito con combinación 0, 0, 1.

Fig. 3. Ejemplo de simulación de circuito con combinación 1, 0, 0.

En la figura anterior se tiene la combinación del minitérmino 6, lo que es 1, 0, 0, en donde su

sumatoria es igual a 0, por lo que el LED de S se encuentra prendido, mientras que el LED de
CY está apagado ya que en este caso sí hubo acarreo, es decir un 1
Por último se tiene la combinación 1, 1, 1 en la Figura 4, que es el minitérmino 7, con esta
combinación se obtiene un 1 como resultado de la suma, así como también un 1 como acarreo, es
por esto que se observan los dos LEDs apagados.

Fig. 4. Ejemplo de simulación de circuito con combinación 1, 1, 1.

De igual manera, en Vivado se obtuvo el diagrama temporal como se esperaba, el cual se puede
observar en la Figura 5. Se pueden ver los vectores comprimidos o los vectores expandidos.

Fig. 5. Simulación en Vivado con código VHDL (con vectores internos expandidos).
Conclusiones.
A partir de esta práctica y al finalizarla, fuimos capaces de comprender mejor el comportamiento
y funcionamiento de componentes de mediana escala de integración, en este caso, los
decodificadores. Comprendiendo su funcionamientos, pudimos implementar un circuito que
simulara este tipo de componente, obteniendo así la tabla de verdad de las funciones con las que
se trabajó, además de poder describir exitosamente con VHDL este circuito. Fue así como se
pudo observar que verdaderamente la funciones S y CY correspondían a una sumatoria de sus
variables en binario.

Bibliografía.
 Escalas de integracion de los circuitos electrónicos. (2018). Tecnología electrónica.
Https://tecnologiaelectron.blogspot.com/2014/03/escalas-de-integracion-de-los-
circuitos.html

 Floyd, t.l. (2006). Fundamentos de sistemas digitales. (9a edición). Madrid: pearson
education.

 Morris, m. (2003). Diseño digital. (1a edición). México: prentice hall.