1 of 37

Instituto Tecnolgico de Costa Rica

Escuela de Ingeniera Electrnica

EL 3307 Diseo Lgico

Ejercicios

Tema: Contadores y Registros

Recopilacin realizada por:

Ing. Jos Alberto Daz Garca

Diciembre 2008
398 (:aptulo 7 / Contadoresy registros

4. En un sistemalgico secuencialse usan flip-flops, contadoresy registr,

con compuertaslgicas. Sussalidasy la secuenciade operacionesdepe
las entradaspresentesy anteriores.
5. La deteccin de fallas de un sistemalgico secuencialinicia con la obs
de la operacin del sistema,seguidapor el razonamientoanaltico para
nar las causasposibles de cualquier mal funcionamiento, y finalmente,
nes de prueba para aislar la falla real.

TRMINOS CLAVE DE LA PARTE II

contador de frecuencia entrada serial-salida en sistema lgico sec
entrada en paralelo-salida paralelo
en paralelo entrada serial-salida serial
entrada en paralelo-salida intervalo de muestreo
serial operador de igualdad

--l I .

U---l-rln .

PARTE 1 2 of 37
SECCIONES7-1 Y 7-2
B 7-1. Agregue otro flip-flop, E, al contador de la figura 7-1. La seal de rel
onda cuadrada de 8 MHz
(a) Cul ser la frecuencia en la salida F1Cul ser el ciclo de trab~
ta seal?
(b) Repita el indso (a) si la seal de reloj tiene un ciclo de trabajo d
ciento.
(c) Cul ser la frecuencia en la salida a
(d) Cul es el nmero MOD de este contador?
8 7-2. Construya un contador binario que convierta una seal de pulso de
una onda cuadrada de 2 kHz.
8 7-3. Suponga que un contador binario de cinco bits inicia en el estac
Cul ser el conteo despus de 144 pulsos de entrada?
D 7-4. Use flip-flops J-K y cualquier otra lgica necesaria para construir un
asncrono MOD-24.
7-5. Dibuje las formas de onda de todos los flip-flops en el contador d(
de la figura 7-6(b) en respuesta a una frecuencia de reloj de 1 kHz
cualquier estado transitorio que podra aparecer en alguna de las ~
los flip-flops. Determine la frecuencia en la salida D.
7-6. Repita el problema 7-5 para el contador de la figura 7-6(a).
7-7. Cambie las entradas de la compuerta NAND de la figura 7-7 de mo,
contador divida la frecuencia entre 50. Repita para una divisin de f
entre 100.
N 7-8. Con frecuencia se emplea un contador o un grupo de contadores p~
una seal de reloj de alta frecuencia hasta una salida de frecuenc
Cuando estos contadores son binarios (es decir, cuentan en la secue
ria), la salida no ser una onda cuadrada simtrica, si la secuencia
ha acortado con el fin de produdr el nmero MOD deseado. Por
consulte la forma de onda C del contador MOD-6 de la figura 7-4.
Cuando se emplea un contador slo para la divisin de frecuen
necesario que cuente en una secuencia binaria, siempre y cuando te
mero MOD deseado. Se puede obtener una salida de onda cuadra(
 Pr(tbl('.naN 399
3 of 37

f
.

1
.1
, ,
Entrada
JU"U"\.
1 1

ca para cualquier nmero MOD par, dividiendo el nmero MOD en el pro-

ducto de dos nmeros MOD, uno de los cuales es una potencia de 2. Por
ejemplo, un contador MOD-6 se puede formar a partir de un contador MOD-
3 y de un contador MOD-2, como se muestra en la figura 7-61.
En este caso los flip-flops A y B Y la compuerta NAND constituyen el con-
tador MOD-3, cuya salida B tiene un tercio de la frecuencia de los pulsos de
entrada. Esta salida B est conectada a la entrada del flip-flop c, la cual acta
como un contador MOD-2 para dividir la frecuencia hasta un sexto de la fre-
cuencia de los pulsos de entrada.
(a) Suponga que todos los flip-flops inicialmente estn en BAJO y bosqueje
las fonnas de onda en cada salida de los flip-flops para 12 ciclos de la en-
trada.
(b) Dibuje el diagrama de transicin de estados y muestre que no es una se-
cuencia binaria normal.

SECCiN 7-3
B 7-9. En la figura 7-8 conecte Q a -CPt y MRt, Y conecte ~ a MR2. Si se aplican
pulsos de 180 kHz a "CPo,determine lo siguiente: (a) la secuencia de conteo,
(b) el nmero MOD, (c) la frecuencia en ~.
D 7-10. Demuestre cmo se puede usar un contador 74LS293 para producir una sali-
da de 1.2 kpps a partir de una entrada de 18 kpps.
D 7-11. Muestre cmo se pueden conectar dos 74LS293para dividir una frecuencia de
entrada entre 60, mientras se produce una salida de onda cuadrada simtrica.
C 7-12. Determine la frecuencia en la salida X de la figura 7-62.
D 7-13. (a) Agregue la lgica necesaria a un 74HC4024 de modo que opere como un
contador MOD-100.
(b) Use un 74HC4024 y cualquier lgica necesaria para convertir una seal de
10 kpps a 1 pps.

SECCIN7-4
B 7-14. (a) Dibuje el diagrama para un contador descendente MOD-16.
(b) Construya el diagrama de transicin de estados.
400 1 (;tplt,lo 7 I Contadores y registros

4 of 37

FIGURA 7-62 Problemas 7-12 Y 7-64.

(c) Si el contador inicialmente est en el estado 0110, en que estado

despus de 37 pulsos de reloj?
7-15. Consulte el contador que se muestra en la figura 7-63. Cmo puede sabersi
trata de un contador descendente?Ha sido modificado de manera que no
ta a travs de la secuencia binaria completa 111 a 000. Determine la
real a la que cuenta.

iT~
"~ ""!?;J;('KsonAl~
r' ,t~

FIGURA 7-63 Problema 7-15.

SECCiN 7-5
7-16. Un contador de rizo de cuatro bits se excita mediante una seal de reloj de
MHz. Dibuje las formas de onda en la salida de cada FF si tiene tp<\= 20 os.
Determine cules estados del contador, si es que los hay, no ocurrirn debido
a los retardos de propagacin.
7-17. (a) Cules la frecuencia de reloj mxima que se puede usar con el contador
del problema 7-16?
(b) Culsea fmXsi el contador se expandiera a seis bits?
SECCIONES
7-6 Y 7-7 .
8 7-18. (a) Dibuje el diagrdma de circuito para un contador en paralelo Moo-64.
(b) Determine k:X para este contador si cada FF tiene lpU =
compuerta tiene tpd = 10 ns.
c 7-19. En la figura 7-64 se muestraun contador en paralelo de cuatro bits diseado
de tal maneraque no realizauna secuenciaa travs.delos 16 estadosbinariOS.
 ('r(tblt'mas 1 401
5 of 37

_fl_ILfL

Analice su operacin detenTlinando su secuencia de conteo y luego dibuje las

formas de onda en cada salida de los FFs (vase la seccin 5-23 para repasar
el procedimiento de anlisis). Suponga que todos los flip-flops inicialmente
estn en el estado O.
7-20. Simplifique el contador de la figura 7-18(a) de modo que se transforme en un
contador sncrono descendente MOD-8.
C,T 7-21. Describa cmo operara el contador ascendente-descendente de la figura 7-18
si la salida del INVERSORestuviera clavada en AlTO.

SECCIONES7-8 Y 7-9
B 7-22. Modifique el circuito de la figura 7-22 de manera que el contador se preesta-
blezca a 0101 y cuente hacia abajo a 0000. Dibuje las formas de onda en ca-
da salida de los flip-flops en la salida "TC'odurante 10 ciclos de reloj.
N,C 7-23. En la figura 7-65 se muestra cmo un contador descendente con preestableci-
miento se puede usar en un circuito temporizador programable. La frecuencia
de entrada de reloj es exaaamen~ede 1 Hz derivada de la frecuenda de lnea de
60 Hz despus de la divisin entre 60. Los interruptores SI a S4 se emplean
para preestabler el contador a un conteo de inicio deseado cuando se aplica
un pul.,o momentneoa n. La operacin del temporizador se inicia presio-
nando el interruptor del botn INICIO. El flip-flop Z se usa para eliminar efectos
de rebote en el interruptor INICIO. El MV monoestable se usa para proporcio-
nar un pulso muy breve a la entrada n. La salida del flip-flop X ser una forma
de onda que pasa a ALTO durante un nmero de segundos igual al nmero
fijado en los interruptores.
, (a) Suponga que todos los flip-flops y el contador estn en estado O; analice y
explique la operacin del circuito, mostrando las formas de onda cuando
sea necesario, para el caso en que SI y S4 sean BAJAS y S2 y S3, ALTAS.
Asegrese de explicar la funcin del flip-flop X.
(b) Por qu no se puede tomar la salida del temporizador en la salida TCo?
(c) Por qu el interruptor INICIO no se puede usar para disparar el MV mo-
noestable directamente?
(d) Qu pasar si el interruptor INICIO se mantiene presionado durante mu-
cho tiempo? Agregue la lgica necesaria para asegurar que manteniendo
presionado el interruptor INICIO no se afectar la operacin del tempori-
zador (sincronizador).
402 Captulo 7 / Contadoresy registros
6 of 37

1 Hz
.Il__IL

FIGURA 7-65 Problemas 7-23, 7-63 Y 7-68.

7-24. Modifique el circuito de la figura 7-24 de maneraque funcione como un con.

tador MOD-IO. La frecuencia en la salida ~ debe ser un dcimo de la fre~,"
la entrada CPo. Dibuje las formas de onda en ~, ~, ~,

7-25. de
7-26.

figura 7-25: (1) borrar el conteo a O; (2) contar hasta

conteo a 7610;contar hacia abajo hasta O.

(a) El nmero MOD global

(b) La funcin que realizan las entradas MR
(c) La funcin que desempean las entradas MS
(d) Setrata de un contador ascendente o descendente?
(e) Cmo lo conectara para que funcionara como un contador BCD? (con~
sulte la hoja de datos en el CD-ROM.)
 Problt'ma~ 403
7 of 37

FIGURA 7-66 Problema 7-27. CTR

MR1 CT.0
MR2
MS, CT. 9
M~

cP-;; DIV2 00
DtV5 {O O,
CT O2
2 03
CP;

749On4290

(1) Cmo lo conectara para dividir la frecuencia de reloj entre 10 y producir

una onda cuadrada simtrica?
7-28. El CI contador 74192 opera exactamente igual que el 74193. excepto por las
siguientes diferencias:
. El 74192 es un contador BCO que cuenta hacia arriba de O a 9. o hacia
abajo de 9 a O.
. La salida re u se artiva cuando el conteo es 9 y la entrada CPu es BAJA.
Modifique el smbolo IEEE!ANSI de la figura 7-26 de modo que represente al
74192.

SECCIONES7-11 Y 7-12
B 7-29. Dibuje las compuertas necesarias para decodificar todos los estados de un
contador MOD-16 usando salidas activas en BAJO.
B 7-30. Dibuje las compuertas ANO necesarias para decodificar los 10 estados del
contador BCD de la figura 7-6(b).
7-31. En la figura 7-67 se muestra un contador de rizo que se usa para ayudar a ge-
nerar formas de onda de control. Las formas de onda 1 y 2 se podran usar pa-
ra muchos fines, incluyendo control de motores, solenoides, vlvulas y
calentadores. Detennine las formas de onda de control, suponiendo que to-
dos los flip-flops inicialmente estn en BAJO. Ignore las fallas o mal funciona-
miento en la decodificaci6n. Suponga la frecuencia de reloj = 1 kpps.
7-32. Dibuje las formas de onda completas en la salida de las compuertas de deco-
dificad6n de un contador de rizo MOD-16, incluyendo cualquier estado tran-
sitorio o pico que pudieran ocurrir debido a los retardos de los flip-flops. Por
qu las compuertas que decodifican los nmeros pares son las nicas que tie-
nen estados transitorios?
7-33. El circuito de la figura 7-67 podra funcionar errneamente debido a estados
transitorios en las salidas de las compuertas NAND de decodificaci6n.
(a) Determine en qu punto(s) los estados transitorios pueden causar una
operacin errnea.
(b) Culesson las dos formas que se pueden usar para eliminar la posibili-
dad de una operaci6n errnea?

SECCiN 7-13
B 7-34. Cuntosflip-flops se usan en la figura 7-32? Indique los estados de cada uno
de stos despus que ocurren 795 pulsos una vez que los contadores se ha-
yan bon-ado.
7-35. Cuntos contadores BCD en cascada se necesitan para tener capacidad de
contar hasta 8(XX)?Cuntosflip-flops se requieren para esta operacin? Com-
404 (~lpl"lo 7 I Contadoresy registros 8 of 37

D J C J B J A J

ClK CLK CLK CLK .nJl_IL

O K C K i K A K

, J X
D
C
B Control' 1
A
X y Control' 2

O ClK
cB -
A Y

FIGURA 7-67 Problema7-31.

pare esto con el nmero de flip-flops que se requieren pan que un (.'ontador
binario normal cuente hasta8000. Debido a que emplea ms flip-tlops, por
qu se usa el mtodo de contadoresBCD en cascada?

SECCIN7-14
D 7-36. (a) Disee un contador sncrono que tenga la siguiente secuencia: 000, 010,~
101,110 Y repita. Los eStad~ no deseados (sin uso) 001, 011,100 Y 111
siempre deben pasar a ()()()en el SIGUIENTE pulso de reloj.
(b) Redisee el contador del inciso (a) sin ningn requisito en los estadosno
usados; es decir, sus estados SIGUIENTES pueden ser condiciones de
"no importa". Compare con el diseo de (a).
c,D 7-37. Use el procedimiento de diseo de un contador sncrono para crear un conta-
dor descendente sncrono de cuatro bits que cuente a travs de todos los es-
tados, de 1111 a ~. Compare su resultado con el contador descendente
sncrono que se describe en la seccin 7-7.
~D 7-38. Usando un procedimiento similar al que se sigui en el diseo del contador
para excitar el motor paso a paso (figura 7-39), disee un contador ...ncrono
de tres bits que cuente de forma ascendente o descendente bajo el control de
la entrada de Direccin, D. Debe contar hacia arriba cuando D = 1 Y hacia
abajo cuando D = O. (Sugerencia: este es un problema de cuatro variables.)
Compare su circuito final con el contador sncrono ascendente-descen-
dente de la figura 7-18.

SECCiN 7-15
7-39. Dibuje el diagrama para un contador de cinco bits usando flip-flops J-K.
7-40. Combine el contador de anillo del problema 7-39 con un solo flip-flop J-K pa-
ra producir un contador MOD-IO. Determine la secuencia de estados para es--
te contador. Este es un ejemplo de un contador de decenas que no es BCD.
7-41. Dibuje el diagrama para un contador Johnson MOD-IO usando flip-flops J-K y
determine su secuencia de conteo. Dibuje el circuito de decodificacin nece-
sario para decodificar cada uno de los 10 estados. Este es otro ejemplo de un
contador de decenas que no es un contador BCD.
 Prc..blc'.nIS 405
9 of 37
fl~~ = - Contador
de anillo
w Contador
en paralelo
x
-.
Contador
de rizo
y
~
Contador
Johnson
z

160 kHz 1o-bit de 4-bits MOD-25 de 4-bits

7-42. Determine la frecuencia de los pulsos en l~s puntos w, x, y y z en el circuito

de la figura 7-68.
7-43. (a) En una mquina de pinball hay un grupo de ocho luces de visualizacin
que est controlado por los flip-flops de un contador de anillo de ocho
bits, los cuales se sincronizan mediante una seal de reloj de 2 pps. Des-
criba el efecto visual que se produce.
(b) Repita para un contador johnson de ocho bits.

PARTE 11
SECCIN7-16
7-44. Como se indic, el contador de frecuencia de la figura 7-46 tiene la desventaja
de que el visualizador muestra todas las operaciones del contador (restableci-
miento, conteo, retencin) y por lo tanto resulta confuso, si no es que ilegible.
Esto se puede superar mediante la adicin de registros de memoria intermedia
para almacenar el contenido del contador al final de cada intervalo de conteo
(t3 a t4 en la figura 7-46), y mantenerlo para visualizacin hasta el final del si-
guiente intervalo de conteo (17a tg). En la figura 7-69 se muestra esta modifi-
cacin. Entre cada contador BCD y su unidad de decodificacin-visualizacin
se ha insertado un registro de memoria intermedia que consta de cuatro flip-
flops D.
(a) Analice este circuito y describa su operacin, particularmente la transfe-
. rencia de datos de los contadores al visualizador.
;T
~: c

, c (b) Qu se vera en un visualizador de tres dgitos si la frecuencia descono-

cida fuera constante a 2570 pps Y el intervalo de muestreo fuera de 0.1 s?
(c) Qu se vera en este visualizador si la frecuencia desconocida cambiara
.,.'
repentinamente a 3230 pps?
1 i..
1;';:,~..
7-45. En el contador de frecuencia de la figurd 7-69 se empelan tres contadores
BCD y un intervalo de muestreo de 100 p..s.Determine las lecturas en los tres
visualizadores del contador de frecuencia para cada una de las siguientes fre-
.;;L
."
..
cuencias de entrada.
(a) 220 kpps
(b) 4.5 Mpps
(c) 750 pps

SECCiN 7-17
D 7-46. Disee el circuito completo para la seccin de SEGUNDOS del circuito de re-
loj digital de la figura 7-47. Use un 74LS293 para el MOD-6 y otro 74LS90 pa-
~ ,,;:
::
.
ra el BCD (vase el manual de TI1. o el CD ROM para obtener informacin
acerca del 74LS290).
D 7-47. El reloj digital de la figura 7-47 debe tener algn medio para establecer ma-
nualmente las secciones de HORAS y MINUTOS con el tiempo correcto de ini-
cio. Por ejemplo, esto se puede hacer cambiando la seal de 1 pps hacia la
seccin de MINUTOS cuando se active el botn de presin ESTABLECER
MINUTOS. Una opcin similar se puede hacer con el botn de presin ES-
TABLECERHORAS. Disee la lgica necesaria para proporcionar esta capaci-
dad usando dos interruptores de botn de presin.
D 7-48. Modifique la seccin de HORAS del reloj digital (figura 7-48) de modo que
cuente y represente el tiempo en formato militar (es decir, 00 a 23 horas).
406 Capt nao 7 I Contadoresy registros
10 of 37

Q, 00

Jl

Rr

FIGURA 7-69 Problemas 7-44 Y 7-49.

SECCIONES7-19 Y 7-20
D 7-49. Modifique el contador de frecuencia de la figura 7-69 de modo que se
pleen circuitos integrados 74ALS174 para registros de memoria in
Suponga que la seccin del contador contiene tres contadores BCD y un"
sualizador de tres dgitos.
7-50. En el ejemplo 7-20 se analiz cmo un 74ALS174 se puede alambrar como
registro de desplazamiento. Muestre cmo conectar el 74ALS174 (y
lgica necesaria) de manera que opere como un contador Johnson.
el nmero MOD?
7-51. Suponga que un 74ALS174 est conectado como sigue:
Mil = ALTO; ~ -+ ~; ~ -+ ~; ~ -+ Do
~ = ~ = ALTO; D4 = BAJO
Suponga que todos los flip-flops tienen un tiempo de retencin cero Y
inicialmente estn en BAJO.
(a) Determine los estados de cada FF despus que se aplica un solo pulso a
(b) Repita para un segundo pulso de reloj.
7-52. Considere la situacin que se representa mediante las formas de onda de
gura 7-52. Si Ds pasa a BAJO justo antes de ~47, cundo Q3pasar a
 Probl('nla~ 1 407
11 of 37

7-53. Muestre cmo el chip 4731B se puede conectar como un registro de despla-
zamiento de 256 bits.

SECCIONES7-21 Y 7-22
c,D 7-54. Modifique el circuito de la figura 7-55, de ~era que la salida del INVERSOR
est conectada a la entrada A en lugar de MR.
(a) Dibuje las formas de onda en cada salida de los flip-flops en respuesta a
las formas de onda de entrada que se muestran en la figura 7-70.
(b) Agregue la lgica necesaria para producir una salida de seal de sincroni-
zacin que pase a ALTO slo durante los intervalos tI a t2 y fg a ~.
(c) Agregue la lgica necesaria para producir una seal de sincronizacin
que pase a BAJO slo durante el intervalo t4 a ry.

Cp -_JLrU1.J-U1JlJ-l_J-1JU-U-U-ULJ-U-UL
I I I I I I I I I I I I I I I I 1
I I I I I I I I I I 1 I I I I I I

MR ~ .1 1 1 I I I I I ~ t!! -t i~ I
: u; : : : : : : : : : : : : : : :
to 11 12 13 ~ ~ te 17 te ~ 1~o 111 112 113 1'4 1f& 1'8

FIGURA 7-70 Problema7-54.

7-55. Un 74HC165 est conectado como se muestra en la fi~ra 7-71. Suponga que
antes de 10.se aplicaron pulsos a CP y la entrada SH/ LD se ha mantenido en
ALTO durante mucho tiem-E-O'Dibuje la forma de onda ~ en respuesta a las
formas de onda CP y SH/ W iniciando en 10.
N 7-56. Mientras examina el diagrama de una cierta pieza de equipo, a menudo un
tcnico o un ingeniero encuentra un CI con el que no est familiarizado.En
esos casos,con frecuenciaes necesarioconsultar el manual de datos del CI
del fabricantepara buscar las especificacionesdel dispositivo. La informacin
en las hojas de datos del CI siempre estcompleta, pero a veceses difcil en-
tenderla, en especialsi se trata de alguien con poca experiencia.Esteproble-
ma le proporcionar experiencia para obtener informacin acercade un CI
muy complejo, el registro de desplazamientobidireccional universal 74194.
Consulte el CD-ROM o su manual de datos del CI para responder a las si-
guientespreguntas.Fundamentesus respuestas.
(a) Esasncronao sncronala entrada CLR?
(b) Cie11oofalso; cuando CLK est en BAJO, los niveles ~ y St no tienen
efecto en el registro.
(c) Supongalas siguientescondiciones:
~QBQcQD = 1 011
ABCD = O 110
CLR=l
SRSER= O
SL SER= 1
Si ~ = O y St = 1, culessernlas salidasdel registro despusde un pul-
so CLK?Despusde dos?Detres?Decuatro?
(d) Use las mismascondiciones,excepto ~ = 1,SI = O,y repitael inciso(c).
(c) Repita el inciso (c) con ~ = SI = 1.
(f) Repita el inciso (c) con ~ = St = O.
(g) Use las mismascondicionesque en el inciso (c), pero supongaque la sa-
lida QAest conectadaa SL SER.Culessern las salidasde los registros
despus de cuatro pulsos CLK?
408 (:aplul( 7 / Contadoresy registros
12 of 37

SH/LO

CP

FIGURA 7-71 Problema 7-55.

(h) Muestre cmo conectar este CI para que funcione como contador de
110que cuente a travs de la siguiente secuencia QA QB Qc Qn: 0001,
0010, 0100, 1000 Y repita.

SECCIN7-24
T 7-57. Un tcnico prueba el contador de la figura 7-57(a) aplicando una seal
reloj de baja frecuencia y monitoreando las salidas de los flip-flops en los
indicadores. Observe la secuencia repetitiva que indican los LEDs (tabla 7-9)
Culesson las posibles razones por las que el contador no cuenta apropiada-
mente?
T 7-58. Consulte el circuito de reloj digital de las figuras 7-47 y 7-48. Un tcnico que
est probando el circuito observa que las secciones de SEGUNDOS y MINU-:
TOS cuentan de manera adecuada, pero la seccin de HORAS lo hace
sigue: 01, 02, 03, 04, 05, 06, 07, 08, 09, 10, 11, 12, 11, 12, 11, 12, . . .
es la causa probable del mal funcionamiento?
T 7-59. Un tcnico prueba el circuito de reloj digital (figuras 7-47 y 7-48) Y
que la seccin de HORAS no cuenta y la seccin de MlNUfOS cuenta de 00

TABLA 7-9
 IJrc.I)lc~m.ls 1 409
13 of 37

TABLA 7.10

39, luego se recicla a 00 y repite. Cules son las causas probables de este
comportamiento incorrecto?
T 7-60. Consulte el contador de frecuencia modificado de la figura 7-69. Suponga que
hay tres etapas de contadores BCD con registros de memoria intermedia res-
pectivos. El intervalo de muestreo se fija en 1 s y la frecuencia desconocida es
de 125 pps. Describa qu aparecer en el visualizador para cada una de las si-
guientes fallas del circuito.
(a) Una conexin abierta en la entrada superior de la compuerta AND.
(b) Una resistencia RT quemada.
T 7-61. Un tcnico prueba el contador de frecuencia de la figura 7-69 usando un in-
tervalo de muestreo de 1 s y una frecuencia desconocida de 125 pps. El tcni-
co espera ver una visualizacin de 125, pero en vez de eso ve que el
visualizador cambia cada cierto nmero de segundos como sigue: 125, 250,
375, 500, 625, 750, 875, 000, 125, 250, . . . Cul puede ser la causa de este
mal funcionamiento?
T 7-62. Consulte el contador ascendente-descendente de la figura 7-18. Describa c-
mo cada una de las siguientes fallas del circuito afectan las operaciones de
conteo ascendente y descendente.
(a) La salida de la compuerta AND 4 est internamente cortocircuitada a Vcc.
(b) Un puente de soldadura est cortocircuitando la salida de la compuerta
AND 1 a la salida de la compuerta AND 3.
T 7-63. Un tcnico realiza una prueba en el circuito temporizador Csincronizador) de
la figura 7-65 y registra los resultados que se muestran en la tabla 7-10. Exa-
mine los datos registrados y determine las causas posibles de la operacin de-
fectuosa.
T 7-64. Un tcnico alambra el circuito contador de la figura 7-62. Luego aplica una se-
al exacta de 8.64 kpps a la entrada y mide una frecuencia de 54 pps en X en
lugar de la esperada de 60 pps. Qu error probable cometi en el alambrado?

SECCiN 7-25
7-65. Escriba el archivo CUPL para crear el contador que se describe en la figura 7-33
usando operaciones booleanas.
7-66. Escriba el archivo CUPL para crear el contador que se describe en la figura 7-33
usando el operador de igualdad.

PREGUNTASDE EJERCICIO
B 7-67. Para cada un~ de los siguientes enunciados indique el o los tipos de contado-
res que se describen.
(a) Cada FF se sincroniza al mismo tiempo.
(b) Cada FF divide la frecuencia en su entrada CLKentre 2.
(c) La secuencia de conteo es 111, 110, 101, 100,011,010,001,000.
(d) El contador tiene 10 estados diferentes.
(e) El retardo total en la conmutacin es la suma de los retardos individuale.s.
(t) Este contador no requiere lgica de decodificacin.
410 Captulo 7 / Contadoresy registros
14 of 37
(g) El nmero MOD siempre es del doble del nmero de flip-flops.
(h) Este contador divide la frecuencia de entrada entre su nmero J
(i) Este contador puede iniciar su secuencia de conteo a partir de
estado deseado.
(j) Este contador puede contar en cualquier direccin.
(k) Puede afectarse por fallas o mal funcionamiento en la decodifi(
(1) Cuenta de O a 99.
(m) Puede ser diseado para contar a travs de secuencias arbitrari2
lo determinar la lgica necesaria en las entradas] y K de cada j

APLICACIONES EN MICROCOMPUTADORA
7-68. Un microprocesador que se usa en una aplicacin de control con f
c,D debe controlar la sincronizacin de eventos externos, tales como el
do o apagado de dispositivos como solenoides, motores, y relevad-
acciones se pueden temporizar (sincronizar) usando software que e
petitivamente un ciclo del programa durante un nmero especfico
Sin embargo, esto pone una carga pesada en la MPU, porque no pu
otra cosa mientras ejecuta el ciclo una y otra vez. Por esta razn, 1:
de los intervalos temporizados por lo general los crea el hardware
bajo el control de la MPU En otras palabras, la MPU enviar datos 3
re para especificarle la duracin del intervalo que debe generar.
En el problema 7-23 se vio cmo el CI 74HC193 se podra usar
cuito temporizador (figura 7-65) para generar intervalos de tiemp(
correspondientes a los datos binarios provenientes de cuatro inte
Este circuito se puede modificar de modo que los datos binarios r
de una MPU y no de los interruptores. En la seccin S-20 se vio t
MPU poda transferir datos a un dispositivo externo usando sus sali
reccin, de datos y de reloj (figura 5-48).
Muestre cmo combinar estos dos circuitos de modo que la salid
porizador X genere un nivel ALTO para un intervalo (en segundos) i!
mero binario que la MPU preestablece en el contador 74HC193.
eliminar cualquier circuitera que no se use. SuP0.!!8a que la seal CP
es una onda cuadrada de 1 MHz. Recuerde que PL es una entrada a:

RESPUESTASA LAS PREGUNTASDE REPASO

SECCiN 7-5
PARTE 1 l. Cada FF agrega su retardo de propagacin;
SECCiN 7-1 total del contador en respuesta a un pulso de I
l. Falso. 2. 0000. 3. 128. 2. MOD-256.

SECCiN 7-2 SECCiN 7-6

1. D, C y A estados distintos. 2. Cierto, ya que un l. Puede operar a mayores frecuencias de relc
contador BCD tiene 10. 3. 5 kHz. circuitea ms compleja. 2. Seis flip-flops
compuertas AND. 3. ABCDE.
SECCIN 7-3
1. 250 Hz. 2. fenl60. 3. 4096. 4. El contador SECCIN 7-8
es MOO-64 y divide la frecuencia entre 64. 5. Q6, 1. Se puede preestabler a cualquier conteo ini
Q~, Q~, Q,. do. 2. El preestablecimiento asncrono es
diente de la entrada de reloj, en tanto que el r
cimiento sncrono ocurre en el borde activo dI
SECCIN 7-4 de reloj.
1. En un contador ascendente, el conteo se incrementa
en 1 con cada pulso de reloj; en un contador descen-
dente el conteo disminuye en 1 con cada pulso. 2. SECCIN 7-9
La salida invertida de cada FF est conectada a la entra- 1. CuandoPi se pulsa BAJO,el contador se J
da CLK del siguiente FF. ce con el nmero binario presenteen las entro
 Rt'sput'stas l las prCAulltaN d(' 411
15 of 37
2. Un estado en ALTO en MRelimina todas las
entradas para restablecer el contador a 0000.
PARTEII
4. 1, 1, O, respectivamente. 5. De O a SECCiN 7-16
l. 1 ms. 2. Contador borrado; el contador cuenta
pulsos durante el intervalo de muestreo; el contador pa-
ra y mantiene el conteo para visualizacin. 3. Un
contador de anillo usa ms flip-flops que un contador
Vase el texto apropiado. 2. (a) operacin de conta- )ohnson.
ascendente. (b) Esta entrada se opera con AND con
. entrada o salida que tenga un "4" en su eti-
. (c) Esta entrada controla el efecto de cualquier SECCiN 7-17
que tenga "S" en su etiqueta. (d) La entrada de 1. Forrnador de pulsos, divisor de frecuencia, contador
que est controlada por la entrada etiquetada CS. de segundos y visualizador, contador de minutos y vi-
sualizador, contador de horas y visualizador. 2. Para
cambiar la TPN de la seccin de MINUTOS a una TPP
necesaria por el 74192.
. Sesentay cuatro. 2. Una compuertaNAND de
entradasA, B, C, D, Ey F. SECCIONES 7-18 A 7-22
1. Entrada en paralelo/salida serial. 2. Cierto.
CIN 7-12 3. Entrada serial-salida en paralelo. 4. Entrada se-
Losestadostransitoriospodrian ser causadospor es- rial-salida serial. 5. El 74165 usa transferencia asn-
cambiantes de los flip-flops uno a la vez durante crona de datos en paralelo; el 74174 usa la sncrona.
transiciones de estados del contador. 2. La seal 6. Un estado en ALTO previene el desplazamiento en
seleccin estroboscpica inhibe las compuertas de CP.
cin hasta que todos los flip-flops hayan com-
sus transiciones.
SECCIN7-3
1. Separalas dos funcionesidnticasque realizaesaen-
trada. 2. SRG64.
2. Muestra los niveles necesarios
.1y K para producir cada transicin de estado del FF
3. Muestra los niveles necesarios en las en- SECCiN 7-25
] y K de cada flip-flop para producir las transicio- l. Flip-flops D. 2. Si la ecuacinse escribecon una
de estado del contador. 4. Cierto. extensin .D, el compilador conectarel flip-flop con el
pin de salida.De otro modo, conectarla compuerta
ORo 3. Har IWisted.D = 011 siempre que el estado
presentede IWistedsea111(7).
2. Contador Johnson. 3.
salida invertida del ltimo FF est conectada a la en-
del primer FF. 4. (a) Falso. (b) Cierto.
Cierto. 5. Diecisis; ocho.
788 Captulo 8
-. ticas de
Prcticas de diseo
diseo lgico
lgico secuencial
secuencial
'"
,.
--- .
sincronizadof
, 74AlS74 A 74ALS74 ,
ASYNCIN D Q META D Q SYNCtN

(en1rada aslncrmca) ClK

Sistema sjrK:rnlCO
FF1 FF2

FF3
Figura X8.21 CLOCK
(reloj del sistema)

Ejercicios
Ejercicios
8.22 Qutienequedecirel n'L DataBook sobreponerencortomomentneamente 16 of 37
lassalidas
de unacompuertaa tierra comolo hacemosen el circuito de inhibicin de rebotedeinte-
rruptorde la figura8-5?
8.23 Investigueel comportamientodel circuito de inhibicin de rebotede interruptorde la fi-
gura8-5 si seutilizan inversores74HCr04; repitalo anteriorparainversores74AC04.
8.24 Supongaque sele solicitadisearun circuito que produzcaunaentradalgicasin rebote
desdeun interruptorSPST(single-pole.single throw). Conqu problemainherenlese
enfrentarusted?
8.25
8.25 Expliquepor qulos circuitosde busde retencinCMOSno trabajanbienen busesdelreS
estadoscon dispositivosTrL conectados.(Sugerrncia;considerelas caractersticas de
entrada1TL).
8.26 ~ba un JX'Ogr3JDa
8.26 VHDL simplequecombineen latch la direcciny el ckJ::odificm-<k
latch de la figura 8-16 y de la tabla 8-2. Hagausodel nombrede sealLA[19:0] paralas
salidasde direccindellatch.
8.27
8.27 Disei\eun contadoriterativode 4 bits que utilice cuatroflip-flops (dispositivosbiestables)
D y ningnotro componenteadicional.
8.28 Culesel mximoretardode propagacindesdereloj hastala salidapareel contadorite-
8.28
rativo de 4 bits del ejercicio 8.27 que utiliza flip-flops (dispositivosbiestables)74HCf?
Repitael ejercicio,empleandoflip-flops (dispositivosbiestables)74AHCf y 74LS74.
8.29
8.29 Diseeun contadoriterativohaciaabajo o descendente de4 bits concuatroflip-flops(dis- ,
positivosbiestables)D y ningnotro componenteadicional. ,
8.30
8.30 Qulimita la mximavelocidadde conteode un contadoriterativo,si ustedno insisteen
poderleer el valor del contadortodaslas veces?
8.31
8.31 Basadoenel enf<XIue dediseodel ejercicio8.27y la respuesta del ejercicio8.30,culesla
mximavelocidadde conteo(frecuencia)paraun contadoriterativo de 4 bils que utiliza
flip-flops (dispositivosbiestables)74HCf? Repitael ejercicio, utilizando flip-flops (dis-
positivosbiestables)74AHCf y 74LS74.
8.32 Escribaunafnnulaparala mximafrecuenciadereloj del circuitocontadorbinarioseriesin-
crOOico enla figura8-28.En suflmula.hagaquetTQ~~ el ~ de propagacin desde
T hasta a en un flip-flop (dispositivo biestable) T, test8blecimienlo
el tiempo de estableci-
mientode la entradaEN hastala fronteraascendente
de T, y tANOel retardode unacom-
puertaAND.
 Ejercicios 789

17 of 37
Repita el ejercicio 8.32 parael circuito contador binario paralelo sincrnico en la figura 8-29,
y compare los resultados.
Repita el ejercicio 8.32 para un contador binario serie sincrnico de n bits.
8.35 Repita el ejercicio 8.32 para un contador binario paralelo sincrnico de n bits. Ms all
de qu valor de n deja de ser vlida o en su frmula?
8.36 Con la ayuda de un contador binario de 4 bits 74x 163, disee un circuito contador modu-
lo 11 con la secuenciadeconteo 3,4,5, ..., 12" 13,3,4, ...
8.37 Busqueel diagnuna lgico interno paraun contadorde dcadassincrnico 74x 162 en un libro
de datos, y escriba su tabla de estadoen el estilo de la tabla 8-11, incluyendo su comporta-
miento de conteo en los estadossin utilizar 10-15.
8.38 Elabore un esquemaen cascadapara el 74x163, de maneraanlogaa la estructuradel conta-
dor ~n paralelo sincrnico de la figura 8-29, de tal modo que la velocidad de conteo mxima
sea la misma para cualquier contador con hasta 36 bits (nueve '163). Determine la mxi-
ma velocidad de conteo, utilizando las especificacionesde retardo en el peor de los casos,de
la hoja de especificacionestcnicasdel fabricante, para los dispositivos nmero' 163 Y cual-
quier componenteSSI que se utiliza en la conexin cascada.
8.39 Disee un contador mdulo 129 empleando dos 74xl63 y un inversor simple.
8.40 Escriba un programa ABEL para un contador mdulo N de 8 bits con entrada de carga que
utiliza un PAL22V 1O,donde el valor de N est especificado por una constante N en el pro-
grama.
8.41 Disee un circuito sincrnico temporizado con cuatro entradas, N3, N2, N1 y NO, que
representenun entero N en el intervalo 0-15. El circuito tiene una salida simple Z que se
asertiva para exactamenteN tics de reloj durante cualquier intervalo de 16 tic s (suponien-
do que N se mantiene constante durante el intervalo de observacin). (Sugerencia: utilice
lgica combinacional con un 74x 163 establecido como un contador de divisin entre 16
libre de carrera. Los tics en los cuales Z es asertiva deberan espaciarsetan equidistantes
como seaposible, es decir, el segundotic cuando N = 8, el cuarto cuando N = 4, Y as suce-
sivamente.)
8.42 Modifique el circuito del ejercicio 8.41 de manera que Z produzca N transiciones en cada
intervalo de 16 tics. El circuito resultante se conoce como un multiplicador de velocidad multiplicador de
binaria y alguna vez fue vendido como una parte TfL MSI, la 7497. (Sugerencia: Dispare velocidad
el reloj con la salida de nivel del circuito anterior.)
8.43 Repita los ejercicios 8.41 y 8.42 usando una entrada de 8 bits N7..NO, y realice el circuito
empleando un programaABEL para un simple PAL22VI0.
8.44 Repita los ejercicios 8.41 y 8.42 utilizando una entrada de 8 bits N7..NO, y describa el
diseo con la ayuda de un programa VHDL de comportamiento.
8.45 A un diseador digital (jel autor!) se le solicit en el ltimo minuto agregar nueva funcio-
nalidad a un PCB que tena lugar para solamenteun CI MSI de 16 terminales ms. El PCB
ya tena una seal de reloj de 16 MHz, MCLK, y una seal de seleccin de reserva, con-
trolada por microprocesador SEL. Se haba pedido al diseador que proporcionara una
nueva seal de reloj, UCLK, cuya frecuencia sera de 8 MHz o 4 MHz dependiendo del
valor de SEL. Para poner peores las cosas, el PCB no tena compuertas SSI de reserva, y
se requera que el UCLK tuviera un ciclo de trabajo de 50% para ambas frecuencias. Le
tom al diseador aproximadamentecinco minutos proponer un circuito. Ahora es su turno
para hacer lo mismo. (Sugerencia: el diseador ya haba considerado que el 74x 163 sera
el bloque de construccin fundamental del diseo de circuito secuencial truncado.)
~.46 Disee un contador mdulo 16, utilice un 74xl69 y como mximo un encapsulado SSI,
con la siguientesecuenciade conteo:7,6,5,4,3,2,1, 0,8,9,10,11,12,13, 14, 15,7,
 "

790 Captulo 8 Prcticas de diseo lgico secuencial

8.47 Escriba un programa ABEL para un contador de 8 bits que realice una18secuencia
of 37 de conteo
similar a la del ejercicio 8.46.
8.48 Disee un contador binario ascendente/descendente para controlar el elevador de un edifi-
cio de 20 pisos,medianteun 16V8 simple. El contJkk>rdebelatener en~ de habilitacin
y de control ascendente/descendente.Debera enclavarse en el estado I cuando se Cuente
hacia abajo, enclavarseen el estado 21 cuando se cuente hacia arriba, y saltar el estado13
en cualquiera de los modos. Dibuje un diagrama lgico y escriba las ecuacionesABEL
para su diseo.
8.49 Repita el ejercicio anterior utilizando VHDL.
8.50 Escriba un programa VHDL para un contador de n bits que realiza una secuenciade conteo
similar a la del ejercicio 8.46. Escriba el programa de manera tal que el tamao del conta-
dor pueda ser cambiado mediante la modificacin del valor de una constantesimple N.
8.51 Modifique el programa VHDL en la tabla 8-14 de manera que el tipo de puertos D y Qsea
STD_LCX:;IC_VECroR. incluyendo las funciones de conversin que seanrequeridas.
8.52 Modifique el programa en la tabla 8-16 para utilizar VHDL estructural, de modo que con.
fornle exactamenteel circuito en la figura 8-45, incluyendo los nombresde sealmostrcIOOs
en la figura. Defina y hagauso de cualquiera de las entidadessiguientesque ya no existenen
su librera AND2,INV, NOR2,OR2,XNOR2,Vdffqqn.
8.53 Modifique el programa en la tabla 8-17 para utilizar la instruccin generic de VHDL. de
manera que el tamao del contador pueda modificarse utilizando la definicin generic.
8.54 Disee un circuito de conversin paralelo en serie con ocho enlaces serie de 32 canalesy
2.048 Mbps, Y un solo bus de datos en paralelo de 8 bits y 2.048 MHz que conduzca256
bytes por cuadro. Cada enlace serie debera tener el formato de cuadro definido en la figura
8-55. Cada lnea de datos serie SDATAi debera tener su propia sealde sincrona SYNCi;
los pulsos de sincrona deberan estar alternados de modo que SYNCi + I tenga un pulso
un tic despusde SYNCi.
8.55 Muestre la temporizacin del bus en paralelo y los enlaces en serie, y escriba una tabla o
frmula que muestre cules segmentosde tiempo del bus en paralelo son transmitidosen
qu enlaces en serie y segmentosde tiempo. Dibuje un diagrama lgico para el circuito
utilizando partes MSI de este captulo; usted puede abreviar elementos repetidos (p>r
ejemplo, registros de corrimiento), mostrando solamente las conexiones nicas para cada
una.
8.56 Repita el ejercicio 8.54, suponiendoque todas las lneas de datos en serie debenreferenciar
sus datos a una sola seal SYNC comn. Cuntoschips ms requiere estediseo?
8.57 Muestre cmo mejorar el circuito en serie a paralelo del ejercicio 8-57 de modo que el byte
recibido en cada segmento de tiempo sea almacenado en su propio registro por 125ps.
hasta que el siguiente byte de ese segmento de tiempo sea recibido. Dibuje el contadory
lgica de decodificacin para 32 segmentosde tiempo de maneradetallada, ademsde los
registros de datos en paralelo y conexiones para los segmentosde tiempo 31, O Y l. Tam-
bin dibuje un diagrama de temp>rizacin en el estilo de la figura 8-58 que muestralas
sealesde datos y decodificacin asociadascon los segmentosde tiempo 31, O Y l.
8.58 Supongamos que a usted se le ha solicitado disear una computadora en serie, una que
mueve y procesalos datos un bit a la vez. La primera decisin que usteddebetomar escul
bit transmitir y procesar primero, el LSB o el MSB. Cul de ellos elegira, y por qu?
8.59 Disee un contador en anillo de autocorreccioo cuyos estados son 11111110, 11111101,
..., O1111111, utilizando solamente dos encapsuladosSSI/MSI.
 Ejercicios
19 of 37
79 t.",

Disee dos contadoresdiferentes de 2 bits Y 4 estados,donde cada diseo utiliza solamente

un encapsulado74x74 (dos ftip-ftops [dispositivos biestables] D disparados por flanco) y
ninguna otra compuerta.
1.61 Disee un contador Johnson de 4 bits y decodificaciDpara los ocho estados utilizando
solamente cuatro ftip-ftops (dispositivos biestables) y ocho compuertas. Su contador no
necesita ser de autocorreccio.
8.62 Demuestreque un nmero par de salidas de registro de corrimiento debe conectarseal cir-
cuito de paridad impar en un contador LFSR de n bits si generauna secuenciade longitud
mxima (Advierta que ste es un requerimiento necesario pero no suficiente. Tambin,
aunque la tabla 8-21 es consistentecon lo que ustedest suponiendodemostrar, jcitar sim-
plemente la tabla no es una demostracin!)
8.63 Demuestre que XC debe aparecer en el lado derecho de cualquier ecuacin de retroali-
mentacin LFSR que genere una secuencia de longitud mxima. (Nola: Suponga que la
ordenacin de bit LFSR Y direccin de corrimiento son como las dadasen el texto; es decir,
el LFSR se corre a la derecha,hacia la etapa XC).
8.64 Supongamosque un contador LFSR de n bits est diseado de acuerdo con la figura 8-68
y la tabla 8-21. Demuestre que si el circuito de paridad impar se cambia a un circuito de
paridad par, el circuito resultante es un contador que visita 2n - 1 etapas, incluyendo todos
los estadosexcepto 11.. .11.
8.65 Encuentre una ecuacin de retroalimentacin para un contador LFSR de 3 bits, aparte del
dado en la tabla 8-2 1, que produzca una secuenciade longitud mxima.
8.66 Dado un contador LFSR de n bits que genera una secuenciade longitud mxima (2n - I
estados),demuestreque una compuerta XOR extra y una compuerta NOR de n - 1 entra-
das conectadascomo se sugiere en la figura 8-69 producen un contador con 2n estados.
8.67 Demuestre que una secuenciade 2n estados se obtiene todava si se sustituye una com-
puerta NAND por una NOR arriba, pero la secuenciade estadoes diferente.
8.68 Disee un circuito iterativo para verificar la paridad de una palabra de datos de 16 bits con
un solo bit de paridad par. Importa el orden de transmsin del bit?
8.69 Modifique el programa del registro de conimiento en la tabla 8-23 para proporcionar una
entrada de borrado asincrnica utilizando un 22V 10.
8.70 Escriba un programa ABEL que suministre la misma funcionalidad que un registro de co-
rrimiento 74x299. Demuestre cmo ajustar esta funcin en un 22VIO simple, o explique
por qu no se puede hacer.
8.71 Determine el nmero de trminos de producto requeridos para cada salida del PLD RING8
en la tabla 8-25. Entrar en un 16R8 o en un 16V8R?
8.72 Enqu situacioneslos programasABEL de las tablas8-26y 8-27 dandiferentesresulta-
dos operacionales?
8.73 Modifique el programaABEL en la tabla 8-26 de maneraque las fasesseansiempre de por
lo menos dos tics de reloj de extensin, incluso si RESTART es asertiva al principio de
una fase. RESET debera tener efecto inmediatamente.
8.74 Repita el ejercicio anterior para el programa de la tabla 8-27.
8.75 Suponga que el generador de temporizacin de la tabla 8-26 se utiliza para controlar un
sistema de memoria dinmica, de modo que todas las seis fases deben completarse para
leer o escribir la memoria. Si el generador de temporizacin es reestablecido durante
una operacin de escritura sin completar la totalidad de las seis fases, el contenido de la
memoria puede corromperse. Modifique las ecuaciones en la tabla 8-26 para evitar este
problema.
792 Captulo 8 Prcticasde diseo lgico secuencial
"
;.

8.76 20 of 378-72 COmen-

Un estudiantepropuso crear las formas de onda de temporizacin de la figura
zando con el programa ABEL en la tabla 8-27 y cambiando la codificacin de cadauno de
los estados P1 F, P2F, ... , P6F de manera que la salida de fase con'espondientees 1 en
vez de O,de modo que la salida de fase es O solamentedurante el segundotic de cadafase
como serequiere. Esesto un buen enfoque? Haga un comentario sobre los resultados~~
ducidos por el compilador ABEL cuando intente esto.
8.77 Las formas de onda de salida producidas por los programas ABEL en las tablas 8-29 y
8-30 no son idnticas, cuando las entradas RESTARTy RUNson cambiadas. Explique la
razn para esto y posteriormente modifique el programa en la tabla 8-30 de modo que su
comportamiento satisfaga el de la tabla 8-29.
8.78 La implementacin del contador en anillo ABEL en la tabla 8-26 00 es autosincronizante.
Por ejemplo, describa qu ocurre si las salidas [Pl_L. . P6_L] se encuentran inicialmente
en O, y la entrada RUNes aseniva sin activar RESETo RESTART. Qu otros estadosde
arranque exhiben esta clase de comportamiento 00 autosincronizante?Modifique el pro-
grama de maneraque sea autosincronizante.
8.79 Repita el ejercicio anterior para la implementacin del contador en anillo VHDL en la
tabla 8-33.
8.80 Disefte un circuito iterativo con una entrada Bj por etapa y dos entradasde frontera X y y
de modo que X = 1 si por lo menos dos entradas Bj son 1 y ademsY = I si por lo menos
entradasBj consecutivas son l.
8.81 Disee una mquina de cerradura de combinacin de acuerdo a la tabla de estado7-14 con
un contador 74x 163 y lgica combinacional para las entradas LO_L. CLA_L y A-D del
'163. Utilice valores de contador 0-7 para los estadosA-H.
8.82 Escriba un programa ABEL correspondiente al diagrama de estadoen la figura 8-84 para
la unidad de control del multiplicador.
8.83 Escriba un programa VHDL correspondiente al diagrama de estadoen la figura 8-84 para
la unidad de control del multiplicador.
8.84 Escriba un programa VHDL que se desempeecon Ia.~mismas entradas, salidas y fun-
ciones que la unidad de datos del multiplicador en la figura 8-82.
8.85 Escriba un programa VHDL que combine los programas de los dos anteriores ejercicios
para formar un multiplicador completo de corrimiento y suma de 8 bits.
8.86 El texto establece que el diseador no necesita preocuparsede ningn problema de tem-
porizacin en el diseo sincrnico de la figura 8-83. En realidad, si existe una pequeapre-
ocupacin. Examine las especificaciones de temporizaciDpara el 74x377 y discuta al res-
pecto.
8.87 Determine el mnimo periodo de reloj para el circuito multiplicador de corrimiento y suma
en la figura 8-83, suponiendo que la mquina de estado est realizada con un solo
GAL16V8-20 y que las partes MSI son tOdasn1.. 74LS. Haga uso de la informacin de
temporizacin del peor de los casos, dada en las tablas en este libro. Para el '194, 'pd es,
desdeel reloj hastacualquiera de las salidas, de 26 ns y '5es de 20 ns para las entradasde
datos serie y paralelo y de 30 ns para entradasen modo de control.
8.88 Disee una unidad de datos y una mquina de estado de unidad de control para multi-
plicar nmeros de complemento a dos de 8 bits utilizando el algoritmo discutido en la
seccin 2.8.

.~~..- . ~ !~. ~.'!:; :;~ :"" ,,,i.,,,,,,,,,'

 Ejercicios
7'
21 of 37
SI~
, 74F74- A 74F7-' 74F74

META SYNCIN OSYNCIN

ASYNCIN O Q O Q O Q
(entrada asincrnica) ,-- ~QJ( - >QJ( - >QJ(
(SYNCIN
sin sesgo) SistemasincrnK:o
FF1 FF2 FF4
74F74
~D Q-
-)QJ( Q~

FF3
CLOCK Flaura XI
Figura X8.91
(relojdel sistema)

Disee una unidad de datos y una mquina de estado de unidad de control para dividir
nmeros sin signo de 8 bits aplicando el algoritmo de corrimiento y resta que se analiz
en la seccin 2.9.
Suponga que la seal SYNCIN del problema 8.21 se conecta a un circuito combinacio-
nal en el sistema sincrnico, el cual a su vez controla las enttadas D de los flip-flops (dis-
positivos biestables) 74ALS74 que estn temporizados por CLOCK. Cul es el mximo
retardo de propagacin permisible de la lgica combinaciona1?
El circuito de la figura X8.9l incluye un flip-flop (dispositivo biestable) eliminador de
sesgode maneraque la salida sincronizada del sincronizador de ciclo mltiple se encuen-
tre disponible tan pronto como es posible despusdel flanco de CLOCK. Ignorando con-
~ideracionesde metaestabilidad, cul es la frecuencia mxima de CLOCK? Suponga
= 5 ns y 'pd = 7 ns.
que para un 74F74, 'establecimiento
8.92 Aplicando la mxima frecuencia de reloj que se determin en el ejercicio 8.91, y supo-
niendo una velocidad de b-ansicinasincronica de 4 MHz, determine el MTBF del sin-
cronizador.
8.93 Determine el MTBF del sincronizador de la figura X8. 91, suponiendo una velocidad de
transicin asincrnica de 4 MHz y una frecuencia de reloj de 40 MHz, que es menor que
la mxima determinada en la figura X8.91. En esta situacin, se presentaen realidad una
"falla del sincronizador" solamente si DSYNCIN es metaestable. En otras palabras,
SYNCIN puede permitirse ser metaestabledurante un tiempo corto, mientras no afecte
DSYNCIN. Esto produce un MTBF mejor.
Examine la patente de U.S. nmero 4,999,528, "Metastable-proof flip-flop (dispositivo
biestable)" y describa por qu no siempre funciona como se anuncia. (Sugerencias: Las
patentespuedenhallarse en www. pa tents. ibm. com. Hay suficiente informacin en
este resumen de patente para averiguar cmo pude fallar el circuito.)
8.95 En el circuito de sincronizacin de las figuras 8-102, 8-104 Y 8-106, se puede reducir el
retardo de la transferencia de un byte desdeel dominio RCLK hasta el dominio SCLK si
se utiliza una versin ms anterior del pulso SYNC para arrancar el sincronizador. Supo-
niendo que usted pueda generar SYNC durante cualquier bit del byte recibido, cul bit
debera utilizar para minimizar el retardo? Tambin determine si su solucin satisface los
requerimientos de retardo mximo para el circuito. Suponga que todos los componentes
tienen temporizaci6n 74AHCT que ellatch S-A est construido a partir de un par de
compuertas NOA acopladas en cruz, y muestre un detallado anlisis de temporizaci6n
para sus respuestas.
794 Capitulo 8 Prcticas de diseo lgico secuencial

8.96 En vez de utilizar un latch en el circuito de conuul de sincron~in 22 la

sincroni~i6n de of figura
37 8-1~, algu-
nasaplic~iones utilizan un flip-flop (dispositivo biestable)D disparadopor fronteraCOfOO se
muestraen la figura 8-111. Obtengalos requerimientosde retaftk) mximo y retardomnin
para estecircuito, COn'esJX>ndientea las ecuaciones8-1 hastala 8-3, y discutasi esteenfoque
facilita o em~ los requerimientosde retank>.
8.97 Un famoso diseftador digital ide el circuito mostrado en la figura X8.97(a), que sesuPOIM
elimina la metaestabilidaden un periodo de un reloj de sistema.El circuito M es un ~.
tor de voltaje analgico sin memoria cuya salida es I si a se encuentra en el es~
metaestabley O de otro modo. La idea del diseftador del circuito era que si la lnea Q 14
detecta que esten el estado metaestablecuando CLOCK se va al nivel bajo, la com~
NAND bon-arel ftip-ftop (dispositivo biestable) D, el cual a su vez eliminar la salid
metaestable,provocando una salida Odel circuito M y negandoas la entradaCLR del ftip
ftop (dispositivo biestable). Los circuitos son todos suficientemente rpidos para que t<O
esto ocurra mucho antesde que CLOCK se vaya al nivel alto de nuevo; las formas de ond
esperadasse ilustran en la figura X8.97(b).
Desafortunadamente,
el sincronizadoran fallar ocasionalmente,
y el famosodiseadCJ
digital ahora se encuentra disenando bolsillos para pantalonesde mezclilla. Explique, co
detalle, cmo fue que lleg a fallar, incluyendo un diagrama de temporizacin.

Figura X8.97 (a) SYNCIN

(entrada asincr6nica)

(reloj def sistema)

(b)
ClOCK

ASYNCIN

SYNCIN

META

METACLR_l
250 Captulo 6 Registros y contadores

PROBLEMAS 23 of 37

6-1 Incluya una COmpuertaNAND de dos entradascon el registro de la figura 6-1 y conecte la salida de
la compuerta a las entradasC de todos los flip-flops. Una entrada de la compuerta NANO recibe los
pulsos de reloj del generadorde reloj, y la otta entrada de la compuerta seencargade controlar la car-
ga en paralelo. Explique el funcionamiento del registro modificado.
6-2 Incluya una entrada de despeje sincrnica para el registro de la figura 6-2. El registro modifica-
do tendr una capacidad de carga en paralelo y una capacidad de despeje sincrnico. El registro
se despeja (pone en ceros) sincrnicamente cuando el reloj tiene una transicin positiva y la en-
trada de despeje es 1.
6- 3 Qudiferencia hay entre transferencia en serie y en paralelo? Explique cmo convertir datos en se-
rie a paralelo y datos en paralelo a datos en serie. Qu tipo de registro se necesita?
6-4 El contenido de un registro de cuatro bits es inicialmente 1101. El registro se desplaza seis veces
a la derecha, siendo la entrada en serie 10lI O1. Qu contiene el registro despus de cada des-
plazamiento?
6-5 El registro universal de desplazamiento de cuatro bits mostrado en la figura 6-7 se encierra en un
paquete de CI.
a) Dibuje un diagrama de bloques del circuito integrado que seale todas las entradas y salidas.
Incluya dos entradas para la alimentacin elctrica.
b) Dibuje un diagrama de bloques empleando dos CI para producir un registro de desplaza-
miento universal de ocho bits.
6-6 Disee un registro de desplazamiento de cuatro bit' con carga paralela empleando flip-flops D. Hay
dos entradasde control: desplazar y cargar.Cuando desplazar = 1, el contenido del registro se des-
plaza una posicin. Se transfieren nuevos datos al registro cuando cargar = l Y desplazar = O. Si
ambas entradasde control son O, el contenido del registro no cambia.
6-7 Dibuje el diagrama lgico de un registro de cuatro bits con cuatro flip-flops D y cuatro multiple-
xores 4 X 1, con entradas de seleccin de mOOoSI y So-El registro opera segn la siguiente ta-
bla de funcin:

s, 8c
ft Oper8Cln del ngistro -

O O Sin cambio
O 1 Complementarlas cuab"Osalidas
1 O Ponerel regisb"O
en ceros(sincrnicocon el reloj)
I I Cargardatosen paralelo

6-8 El sumador en serie de la figura 6-6 usa dos registros de cuatro bits. El registro A contiene el
nmero binario 0101, y el registro 8, 0111. El flip-flop de acarreo se restablece inicialmente en
O. Numere los valores binarios que estn en el registro A y en el flip-flop de acarreo despus de
cada desplazamiento.
6-9 En la seccin 6-2 se describieron dos formas de implementar un sumador en serie (A + B). Es
necesario modificar los circuitos para convertirlos en restadores en serie (A - 8).
a) Utilizando el circuito de la figura 6-5, indique los cambios necesariospara obtener A + com-
plemento a dos de B.
b) Utilizando el circuito de la figura 6-6, indique los cambios requeridos modificando la tabla
6-2, de un circuito sumador a uno restador. (Vase el problema 4-12.)
6- 10 Disee un complementador a dos en serie con un registro de desplazamiento y un flip-flop. El n-
mero binario se desplaza hacia afuera por un lado y su complemento a dos se desplaza hacia
adentro por el otro lado del registro de desplazamiento.
 Problemas 251
24 of 37
6-11 Un contadorbinario de rizo usaflip-flops que se disparancon el borde positivo del reloj. Cul
serel conteosi a) las salidasnormalesde los flip-flops se conectanal reloj y b) las salidasde
complementode los flip-flops seconectanal reloj?
6-12 Dibuje el diagramalgico de un sumadorbinario de rizo de cuatro bits de cuentaregresivautili-
zandoa) flip-flops que se disparancon el bordepositivo del reloj y b) flip-flops que se disparan
con el bordenegativodel reloj.
6-13 Demuestreque es posible construir un contadorBCD de rizo empleandoun contadorbinario de
rizo de cuatro bits con despejeasincrnico y una compuertaNANO que detectala ocurrencia
de la cuenta 1010.
6-14 Cuntos flip-flops se complementarn en un contador binario de rizo de 10 bits para llegar a la
siguiente cuenta despus de la cuenta?: a) 1001100111; b) 0011111111; c) 1111111111.
6-15 Un flip-flop tiene un retardo de 5 ns desde el momento en que se da el borde de reloj hasta el mo-
mento en que la salida se complementa. Qu retardo mximo tendra un contador binario de ri-
zo de 10 bits que usara esos flip-flops? Con qu frecuencia mxima puede operar el contador de
manera confiable? .

6-16 El contador BCD de rizo que se representa en la figura 6-10 tiene cuatro flip-flops y 16 estados,
de los cuales slo se usan 10. Analice el circuito y detennine el siguiente estado para cada uno de
los otros seis estados no utilizados. Qu suceder si una seal de ruido hace que el circuito pa-
se a uno de los estados no utilizados?
6-17 Disee un contador binario sincrnico de cuatro bits con flip-flops D.
6-18 Qu operacin se efecta en el contador ascendente-descendentede la figura 6-13 cuando am-
bas entradas, arriba y abajo, estn habilitadas? Modifique el circuito de modo que cuando ambas
entradas sean 1, el contador no cambie de estado, sino que perntanezca en la misma cuenta.
6-19 Las ecuacionesde entrada de flip-flops para un contador BCD construido con flip-flops T se inclu-
yen en la seccin 6-4. Obtenga las ecuaciones de entrada para un contador BCD construido con a)
1"'- flip-flops JK y b) flip-flops D. Compare los tres diseos para detenninar cul es el ms eficiente.
6-20 Encierre el contador binario con carga paralela de la figura 6-14 en un diagrama de bloques que
muestre todas las entradas y salidas.
a) Muestre las conexiones de cuatro de esos bloques para formar un contador de 16 bits con car-
ga paralela.
b) Construya un contador binario que cuente desde O hasta 64 binario.

6-21 El contador de la figura 6-14 tiene dos entradas de control-Cargar (L) y Conteo c)- y una en-
trada de datos (1;).
a) Deduzca las ecuaciones de entrada de flip-flops para J y K de la primera etapa, en tnninos
de L, C e l.
b) En la figura P6-21 se observa el diagrama lgico de la primera etapa de un circuito integra-
do equivalente (74161). Compruebe que este circuito sea equivalente al de a).

Conteo (C)

Datos (D)

FIGURA P6-21
252 Captulo 6 Registros y contadores
25 of 37
6-22 Utilizando el circuito de la figura 6-14, ~ tres alternativasparaun contadormod-12:
a) Utilizando una compuertaAND y la entradade carga.
b) Utilizando el acarreode salida.
c) Utilizando una compuertaNAND y la entradade despejeasincrnico.

6-23 Diseeun circuito de temporizacinque genereuna sealde salidaque se mantengaencendida

duranteexactamenteocho ciclos de reloj. Una sealde inicio haceque la salidapaseal estado1;
despusde ocho ciclos de reloj, la sealvuelve al estadoO.

6-24 Disefte con flip-flops T un contador que pasepor la siguiente sucesinbinaria repetida: O, 1,
3,7,6,4. Demuestreque si los estadosbinarios 010 y 101 se considerancondicionesde indi-
ferencia, el contador podra no funcionar correctamente.Encuentreuna forma de corregir el
disefto.

6-25 Es necesariogenerarseissealesrepetidasde temporizacinToa T5 similaresa las que se indi-

can en la figura 6-17c). Diseeel circuito utilizando:
a) nicamenteflip-flops. b) Un contadory un decodificador.

6"26 Un sistemadigital tiene un generadorde reloj que produce pulsos con una frecuenciade 80
MHz. Diseeun circuito que genereun reloj con un tiempo de ciclo de 50 ns.

6-27 Diseeun contadorque sigaestasucesinbinaria repetida:O, 1,2,3,4,5,6. Use flip-flops JK.

6"28 Diseeun contadorque siga estasucesinbinaria repetida:O, 1,2,4,6. Use flip-flops D.

6-29 Numerelos ocho estadosno utilizados del contador de anillo con extremo conmutadode la fi-
gura 6-18a).
Determineel siguienteestadoparacadauno de estosestadosy demuestreque, si el contadorlle-
ga a estaren un estadono vlido, no volver a un estadovlido. Modifique el circuito como se
recomiendaen el texto y demuestreque el contadorproducela misma sucesinde estadosy que
el circuito llega a un estadovlido desdecualquierade los estadosno utilizados.

6.30 Demuestreque un contadorJohnsoncon" flip-flops produceuna sucesinde 2" estados.Nu-

merelos 10estadosproducidoscon cinco flip-flops y los tnninos booleanosde cadauna de las
diez salidasde compuertaAND.

6-31 Escribalas descripcionesHDL de comportamientoy estructuraldel registrode cuatro bits de la

figura 6-1.

6~32 a) Escribala descripcinHDL del comportamientode un registrode cuatro bits con cargapa-
ralela y despejeasincrnico.
b) Escribala descripcinHDL estructuraldel registrode cuatro bits con cargaparalelade la fi-
gura6-2. Utilice un multiplexor 2 x 1 paralasentradasde flip-flops. Incluya unaentradade
despejeasincrnico.
c) Verifique ambasdescripcionescon un conjunto de pruebas.

6-33 Se usa el programade estmulo siguiente para simular el contador binario con carga paralela
descritoen el ejemplo HDL 6-3. Examineel programay predigaqu salidatendrel contadory
el acarreoentret = OYt = 155ns. -
~

.
 Problemas 253
26 of 37
//Estimulo para probar el contador
//de1 ejemplo 6-3
-.<tul. testcounter;
reg Count, Load, CLK, Clr;
reg [3:0] IN;
rir~ CO;
wire [3:0] Ai
counter cnt (Count, Load, IN, CLK, Clr, A, CO);
al_y.
*5 CLK = -CLKi
initial
beg'in
C1r = O;
CLK = 1;

Load = O; Count . 1;
*5 C1r = 1;
*50 Load = 1; IN = 4'bl100;
110 Load = O;
170 Count o;
120 $fini8h;
eD4
endaodu le

6- 34 Escriba la descripcin HDL del comportamiento de un registro de desplazamientode cuatro bits

(figura 6-3).

6- 35 Escriba las descripciones HDL de comportamiento y estructural del contador arriba-abajo de

cuatro bits cuyo diagrama lgico apareceen la figura 6-13.

6- 36 Escriba la descripcin HDL del comportamiento de un contador arriba-abajo de cuatro bits con
carga paralela utilizando las siguientes entradasde control:
a) El contador tiene tres entradasde control para las tres operaciones:Aniba, Abajo y Cargar.El
orden de precedenciaes: Cargar,Arriba y Abajo.
b) El contador tiene dos entradasde seleccin para especificar cuatro operaciones:Arriba, Aba-
jo, Cargar y sin cambio.

6-31 Escriba la descripcin HDL de un contador anular de ocho bits similar al de la figura 6-17a).

6- 38 Escriba la descripcin HDL de un contador anular con extremo conmutado de cuatro bits (figu-
ra 6-18a).

6-39 Escribalas descripcionesHDL de comportamientoy estructuraldel contadorde la figura 6-16.

538 . CONTADORES

7. Culde los siguientescontadoreses un ejemplo de un contador con un mdulo truncado?

(8) mdulo 8 (b) mdulo 14
(c) mdulo 16 (d) mdulo 32
8. Un contadorasncronode 4 bits estformado por flip-flops que tienen un retardo de propaga-
cin de la seftal de reloj a Q de 12 os. Cuntotiempo tarda el contador en iniciar un nuevo
ciclo desde 1111a OOOO?
9. Un contador BCD es un ejemplo de
(8) contador de mdulo completo
(b) un contadorde dcadas
(c) un contador de mdulo truncado
(d) las respuestas(b) y (c)
10. En un contadorBCD 8421, culde los siguientesestadoses un estadono vlido?
(a) 1100 (b) 0010 (c) 0101 (d) 1000
11. Tres contadoresde mdulo 10 en cascadatienen un mdulo global de:
(a) 30 (b) 100 (c) 1000 (d) 10.000
12. Se aplica una frecuenciade reloj de 10 MHz a un contador en cascadaformado por un conta-
dor de mdulo 5, un contador de mdulo 8 y dos contadoresde mdulo 10. La frecuenciade
salida ms baja posible es:
(a) 10 kHz (b) 2.5 kHz (c) 5 kHz (d) 25 kHz
13. Un contadorascendente/descendente de 4 bits se encuentraen estadobinario cero. El siguien-
te estadoen el modo descendentees:
(8) 0001 (b) 1111 (c) 1000 (d) 1110
J4. El valor fin de cuentade un contador binario de mdulo 13 es:
(8)0000 (b)1111 (c)ll01 (d)ll00

27 of 37
SECCIN 8.1. Funcionamiento del contador asincrono
1. Para el contador asncronode la Figura 8.73, dibujar el diagrama de tiempos completo para
ocho impulsos de reloj, indicando las fonnas de onda de la seal de reloj, de Qoy de Qr

ru-U1fl.ru-U-UL

8.73
FIGURA
2. Para el contador asncronode la Figura 8.74, dibujar el diagrama de tiempos completo para
diecisis impulsos de reloj, indicando las formas de onda de la seal de reloj, Qo,QJY Q2'
3. En el contador del Problema 2, suponer que cada flip-flop tiene un retardo de propagacin,
entre el impulso de disparo de reloj y el cambio en la salida Q. de 8 ns. Detenninar el retardo
 28 of 37
PROBLEMAS. 539

ALTO

lo e , Q2

CLK C

KO

8.74
FIGURA
en el casopeor (el ms largo) a partir de que se aplica un impulso de reloj hastaque el conta-
dor alcanzaun determinado estado.Especificar el estado o estadospara los que se produce
dicho casopeor.
4. Indicar cmo se conectaun contadorasncronode 4 bits 74LS93, para obtenercadauno de los
siguientesmdulos:
(a) 9 (b) 11 (c) 13 (d) 14 (e) 15

SECCIN 8.2 Funcionamiento del contador sincrono

S. Si el contador del Problema3 fuera sncronoen lugar de asincrono,cul seria el retardo ms
largo?
6. Dibujar el diagramade tiempos completo para el contador binario sncronode cinco etapasde
la Figura 8.75. Verificar que las fonnas de onda de las salidas Q representanel nmero bina-
rio correcto despusde cada impulso de reloj.

8.75
FIGURA

7. Analizando las enb'adasJ y K de cada flip-flop antesde cada impulso de reloj, probar que el
contador de dcadasde la Figura 8.76 avanza a travs de una secuenciaBCD. Explicar, en
cadacaso,cmo estascondicioneshacenque el contador paseal siguiente estadocorrecto.
8. Las formas de onda de la Figura 8.77 se aplican a las entradasde habilitacin, borrado y de
reloj, como se indica. Dibujar las sealesde salida del contador en funcin de estasentradas.
La entradade borrado es asncrona.
9. En la Figura 8.78 se muestraun contador de dcadasBCD. Se aplican las entradasde reloj y
de borrado que se indican. Determinar las formas de onda de las salidasdel contador (QqoQ"
Q2y QJ). La entradade borrado es sincronay el contador, inicialmente, esten el estadobina-
no 1000.
10. Las formas de onda de la Figura 8.79 se aplican a un contador 74HC163. Determinar las sali-
das Q y RCO. Las entradasson Do = 1, DI = 1, D2 = O y DJ = l.
 29 of 37
540. CONTADORES

CLK

8.76
FIGURA

CTEN
CLKJU1.JU1J1.J1JlJ-l.J1

CiR.-J
1-- -,r
LJ

FIGURA
8.n
l-
n (TEN

a.K

ciR
o
Qo Q, Q2 Q3

CTR DIV 10

a..K _r1_n___I-LJ--l__n__J-l-
CLR

ao al Q2 o)
FIGURA
8.78

CLK
-'JJ-UUU.1.J1JV-l-..JL1-lJ-U~J-l_J.-U-l.n-

I I I I I I I

CLR ~ :
I
:
I
!:
I I
!
I
!
I
I I I I I I
ENP :: LJ ~!
I I I ,
I I I I
ENT i i LJ
I I

LOAD U

8.79
FIGURA
11. Las fonDasde onda de la Figura 8.79 se aplican a un contador 74F162. Detenninar las salidas
Q y TC. Las entradasson Do = 1, DI = O,D2 = O y DJ = l.

SECCIN 8.3. Contadores ascendentes/descendentes

sfncronos
12. Dibujar un diagramade tiempos completo para un contador ascendente/descendente de 3 bits
que sigue la siguiente secuencia.Indicar cundo el contador esten modo ascendentey cun-
do est en modo descendente.Suponerque es disparadopor flanco positivo.
 PROBLEMAS. 541
30 of 37

0,1,2,3,2,1,2,3,4,5,6,5,4,3,2,1,0
13. Dibujar la fonDa de onda de salida Q de un contador ascendente/descendente 74HCI90 con
las fonDasde onda de entradamostradasen la Figura 8.80. Las entradasde datos estna cero.
Comenzarla cuentaen el estado0000.

CLK
_J--l-fl_J-l-rLJ.~-l-rl-f1-.r1-rUL.n_~-l~L_JL
I I I I I I I I I

CTEN ~ !
I
!!
lit
r1
I
- iII : II 1: II
I I~ -

o/u I I
jAij UL__j-
1 I I I
-
8.80
FIGURA
SECCIN 8.4 Diseo de los contadores sncronos
14. Detenninar la secuenciadel contador de la Figura 8.81.

l!t QJ D,
Q2
C

a.I:

FIGURA 8.81

15. Determinar la del contadorde la Figura 8.82. Comenzarcon el contadorborrado.

CLK
8.82
FIGURA
16. Diseftar un contadorque generela siguiente secuencia.Utilizar flip-flops J-K.
00,10,01, 11,00...
17. Diseftar un contador que generela siguiente secuenciabinaria. Utilizar flip-flops J-K.
1,4,3,5,7,6,2,1...
18. Diseftar un contador que generela siguiente secuenciabinaria. Utilizar flip-flops J-K.
0,9,1,8,2,7,3,6,4,5,0,...
542 . CONTADORES 31 of 37

19. Disei\ar un contador binario que generela secuenciaque indica el de estadosde la

Figura 8.83.

FIGURA
8.83

SECCIN 8.S Contadores en cascada

20. Paracadauna de las configuracionesen cascadade la Figura 8.84, detenninar la frecuenciade
la sefl.alen cadapunto sefl.aladocon un nmero encerradoen un crculo, y calcular los mdu-
los globales.

1 k Hz -

--l~J--~L~.!J-~L~:!.J~
~r:::::-:'l~_r=:-:1~_I";-;-'_~
(a)

100kHz J:=:-::1 ~~I=:-::1~_J-=~~_I-=:-:-l~

--l~.!!!I---l~.!.!?J--l~~--~~.:I~

(b)

-r=:"l q~r::~~~I-=':1~_I-;::::-::1_~_I-;:::-::l-
21 MHz -~l~~J---l~!J--~t~~J---l~l.?J---~..!!!.J-~ ~

(c)

__~I-=:-:1~~r;::7:1~_I=~~~r-=;:'~_I;:;;;-::;1_~
3 9 .4 k H z -~L~:!:.J-~l~~---L~!!-J-~l~~J-~~ ~ - ~

(d)

FIGURA
8.84
21. Ampliar el contadorde la Figura 8.41 para crear un contador divisor por 10.000y un contador
divisor por 100.000.
22. Por medio de diagramasde bloques generales,indicar cmo se obtendrn las siguientesfre-
cuenciasa partir de una seftalde reloj a 10 MHz, empleandoflip-flops, contadoresde mdu-
lo 5 y contadoresde dcadas.
(8) 5 Mliz (b) 2,5 Mliz (c) 2 ~z
(d) 1 MHz' (e) 500 kHz (f) 250 kHz
(g) 62,5 kHz (b) 40 kHz (1) 10kHz (j) 1 kHz
 PROBLEMAS. 543
32 of 37

SECCIN 8.6 Decodificacin de los contadores

23. Dado un codificador de dcadasBCD con slo disponibles las salidas Q, definir la lgica
requeridapara decodificar cadauno de los estadosfuturos e indicar cmo se conectaraal con-
tador. Seprecisauna salida a nivel ALTO para indicar cadaestadodecodificado. El MSB es el
de la izquierda.
(a) 0001
(b)OOll
(c)OlOl
(d)Olll
(e) 1000
24. Para el contador binario de 4 bits conectadoal decodificador de la Figura 8.85, detenninar
cada fonna de onda de salida del decodificador en funcin de 10$impulsos de reloj.

r~"U1J"Ul.rtnnru1.IUU1.rt
1 2 3 4 S 6 7 8 9 1011121314 IS 16

8.85
FIGURA
25. Si el contadorde la Figura 8.85 es asncrono,determinardnde se producenlos glitches en las
sefialesde salida del decodificador.
26. Modificar el circuito de la Figura 8.85 para eliminar los g/itches de decodificacin.
27. Analizar la ocurrenciade g/itches en la salida de la puerta de decodificacin en el contadorde
la Figura 8.45. Si se produceng/itches, sugerir una forma de eliminarlos.
28. Analizar la ocurrencia de g/itches en las salidasde las puertasde decodificacin en el conta-
dor de la Figura 8.46. Si stosse producen,modificar el diseo para eliminarlos.

SECCIN 8.7 Aplicaciones de los contadores

29. Suponerque el reloj digital de la Figura 8.51 se inicializa a las doce horas. Determinar el esta-
do binario de cada contador despusde que se hayan producido sesentay dos impulsos de 60
Hz de frecuencia.
30. Cul es la frecuencia de salida de cada contador en el circuito del reloj digital de la Figura
8.51?
544 . CONTADORES 33 of 37

31. Parael sistemade control del aparcamientode cochesde la Figura 8.54, en la Figura 8.86 se
presentauna secuenciapatrn de entraday los impulsos del sensorpara un deterDlinadope-
riodo de 24 horas. Si ya haba 53 cochesen el garaje al inicio del periodo, cul es el estado
del contadorpasadaslas 24 horas?

Sensordeum.n_-ll1_JJlllJl_j~.u-1-llJLL.n1-JLUJLUj_.lL.n.n.n .L1J
entrada I
I
I
I
Sensorde ll~ ~l_J ll.l_u.nJllU___I_-1llJLJ- LlJ
salida! I
O 24 bu
AGURA8.86
32. El nmero binario correspondienteal decimal 57 se presentaen las entradasde datosen para-
lelo del convertidor paralelo-seriede la Figura 8.56 (Do es el LSB). Inicialmente, el contador
contienetodo ceros y se aplica una seal de reloj a 10kHz. Desarrollar el diagramade tiem-
pos que muestreel reloj, las salidasdel contador y la salida de datos serie.

SECCIN 8.9 Localizacin de ayertas

33. Parael contador de la Figura 8.1, dibujar el diagrama de tiempos para las formas de onda Qo
y Q si se produce alguno de los fallos siguientes(suponer que, inicialmente, Qoy Q. estna
nivel BAJO):
(a) la entradade reloj de FFOest cortocircuitada a masa.
(b) la salida Qoest en circuito abierto.
(c) la entradade reloj de FFl esten circuito abierto
(d) la entradaJ de FFOesten circuito abierto
(e) la entradaK de FFl estcortocircuitada a masa.
34. Resolver el Problema 33 para el contador de la Figura 8.11.
35. Aislar el fallo del contadorde la Figura 8.3, analizandolas formas de ondade la Figura 8.87.

CLK JlLJ2LJ31_J4lJ5l~~7l_J8L
I I I I I I I I
f - I I I I I I I

ao r-l.-II_S-L..J--L--
I I I I I I I I
I I I I I I I I
Q) J~i: i: r :
I I I I I I I I
I I I I I I . I
Q I I I I I I I I
2O . . -, . .. . .

FIGURA
8.87
36. A partir del diagramade seftalesde la Figura 8.88, detenninar el fallo ms probableen el con-
tador de la Figura 8.14.
37. Resolverel Problema36, si la salida Q2 secorrespondecon la forma de ondade la Figura 8.89.
Las salidas Qoy QI son las de la Figura 8.88.
38. Se aplica una sealde reloj de 5 MHz al contador en cascadade la Figura 8.44 y se mide una
frecuenciade 76,2939 Hz en la ltima salida RCO. Esesto correcto? Si no lo es, cules el
fallo ms probable?
39. Desarrollar una tabla para probar el contador de la Figura 8.44, que muestrela frecuenciade
la ltima salida RCO, para todos los posibles fallos que se producen cuando cada una de las
entradasde datos (Do, DI' D2 Y D3) esten circuito abierto. Utilizar una frecuenciade prueba
de reloj de 10 MHz.
 PROBLEMAS.
34 of 545
37

CLK

ao JJ tr-1--1___l
t
j-.i---!.--t
I t
r I!--t.-
I
1._. I
I
I I I

I I I I
QI I t
I I I I I I I I

Q2 ..r--l.._J i j---l r t
FIGURA
8.88

CLK
t I I I

Qz [ '-1[.--1- -
8.89
FIGURA
40. El display de 7-segmentospara las decenasde horas del sistemade reloj digital de la Figura
8.51 presentacontinuamenteen el display un l. Los restantesdigitos funcionan correctamen-
te. Cul es el problema?
41. Culseria la indicacin visual si la salida QI del contadorde decenasde minutos de la Figura
8.51 estuvieraen circuito abierto? Consultar tambin la Figura 8.52.
42. Un determinadoda (posiblementeun lunes) los dueftosde las plazas del garaje que tiene el
sistemade control descrito en las Figuras 8.54 y 8.55, comienzana presentarquejas.Los due-
ftos dicen que puedenentrar en el garajePQrquela barrera est levantaday el cartel de COM-
PLETO estapagado,pero que una vez que han entradono puedenencontraruna plaza vaca.
Si fuera el tcnico encargadode mantenereste sistema,cul pensariaque era el problema?
Cmo localizaria la avera y reparariael sistemalo ms rpidamenteposible?

Aplicacin
a los sistemasdigitales
43. Implementar la lgica de entradadel circuito secuencialdel sistemade control de semforos
utilizando slo puertasNAND.
44. Reemplazarlos flip-flops D del contadoren cdigo Gray de dos bits de la Figura 8.67 por flip-
flops J-K.
45. Especificar cmo se cambiarael intervalo de la luz verde de 25 s a 60 s.

Problemasespecialesde diseno
46. Disear un contador de mdulo 1000, utilizando contadoresde dcadas74F162.
47. Modificar el disefto del contador de la Figura 8.44 para conseguir un mdulo de 30.000.
48. Repetir el Problema47 para obtenerun mdulo de 50.000.
49. Modificar el reloj digital de las Figuras 8.51, 8.52 y 8.53 para que pueda reinicializarse en
cualquier instante.
50. Disear un circuito de alarma para que el reloj digital pueda detectar un intervalo de tiempo
predeterminado(horas y minutos nicamente)y generarun sefial que active una alarma audi-
ble.
51. Modificar el diseo del circuito de la Figura 8.55 para 1000 y 3000 plazasde garaje.
52. Implementar la lgica de conversin de datosparalelo-seriede la Figura 8.56 con dispositivos
de funcin fija especificos.
546 . CONTADORES 35 of 37

53. En el Problema 15, se ha detenninado que el contador entra en un bucle y alterna entre dos
estados.Esto sucedecomo resultadode un fallo de diseo. Disear de nuevo el contadorpara
que cuandoentre en el segundode los estadosdel bucle, se inicie un nuevo ciclo en el estado
de todo ceros con el siguiente impulso de reloj.
54. Modificar el diagramade bloques del sistemade control de semforosde la Figura 8.63, para
aadir una seal de giro a la izquierda durante 15 segundosen la calle principal, inmediata-
mente antesde la luz verde.

REVISIONESDE CADASECCiN
SECCIN 8.1. Funcionamiento del contador asncrono
l. Asncrono significa que cadaflip-flop posterior al primero se activa por medio de la salida del
flp-flop precedente.

SECCiN 8.2

2. El contador se puede inicializar en cualquier estado.

3. El contador se activa cuandoENP y ENT estna nivel ALTO; RCO pasaa nivel ALTO cuan-
do se alcanzael estadofinal de la secuencia.

SECCIN 8.3. Contadores ascendentes/descendentes

sincronos
l. El contadorpasaal estado 1001
2. ASCENDENTE: 1111,DESCENDENTE: 0000; el siguiente estadoes 1111.

SECCiN 8.4 Disefto de los contadores siDcronos

l. J= I,K=X(indiferente)
2. J =X (indiferente), K = O
3. (a) El estadosiguientees 1011
(b) QJ (MSB): modo no cambio o SET; Q2:modo no cambio o RESET; QI: modo no cambio
o SET; Qo (LSB): modo SET o de basculacin.

SECCIN8.S Contadores en cascada

l. Tres contadoresde dcadasproducen-:,,- 1000, cuatro contadores de dcadasproducen
-:,,-10.000.

2. (a) -:,,-20:flip-flop y divisor por 10

(b) -:,,-32:flip-flop y divisor por 16
(c) -:,,-
160: divisor por 16 y divisor por 10
(d) -:,,-320:
divisor por 16, divisor por 10 y flip-flop.

SECCIN 8.6 Decodificacin de los contadores

l. (a) No hay ningn estadotransitorio, porque hay un nico de bit.
(b) 0000, 0001, 0010, 0101, 0110,0111
(c) No hay ningn estadotransitorio, porque hay un nico cambiode bit.
 RESPUESTAS.
36 of547
37

(d) 0001, 0010, 0011, 0100, 0101, 0110, 0111,1000,1001,1010,1011,1100,1101,1110

SECCiN 8.7 Aplicaciones de los contadores

1. La puerta G pone a cero el flip-flop en el primer impulso de reloj despusde alcanzarel valor
12. La puerta G2decodifica el valor 12 para inicializar el contador a 0001.
2. El contador de dcadaspara las horas avanzaa travs de cada estadodesdecero hastanueve
y, al pasarde nueve a cero para iniciar un nuevo ciclo, el flip-flop basculaal estadoSET. Esto
da lugar a que se presenteun 10 en el display. Cuando el contador de dcadaspara las horas
est en el estado 12, las puertas de decodificacin NANO hacen que el contador inicie un
nuevo ciclo en el estadol con el siguienteimpulso de reloj. El flip-flop pasaa estadoRESET.
Esto haceque aparezcaun 1 (01) en el display.

SECCIN 8.8 Simbolos lgicos con notacin de dependencia

1. C: control, usualmentereloj; M: modo; G: AND
2. D indica almacenamientode datos

SECCIN 8.9 Localizacin de averias

l. No hay impulsos en las salidas TC: CTEN del primer contador estcortocircuitada a masao a
un nivel BAJO; la entradade reloj del primer contador esten circuito abierto; la lnea de reloj
estcortocircuitadaa masao a un nivel BAJO; la salida TC del primer contador estcortocir-
cuitada a masao a un nivel BAJO.
2. Con la salida del inversor en circuito abierto, el contador no puede comenzarun nuevo ciclo
en el valor de cargapredeterminado,sino que acta como un contador de mdulo completo.

PROBLEMASRELACIONADOS
8.1 Vasela Figura8.90.
CLK
Qo
o.
~
o)

FIGURA
8.90
8.2 ConectarQoa l~erta NANO co~ terceraentrada(Q2y Q3 son dos de las entradas).Co-
nectar la lnea CLR a la entrada CLR de FFO,asi como de FF2 y FF3.
8.3 Vasela Figura 8.91.

a.KA C
CLXI C
7-4LS93

Qo Q Q2 Q3

AGURA8.91
8.4 Vasela Figura8.92.
8.5 Vasela Tabla8.1S.
548 . CONTADORES 37 of 37

8.6 La aplicacin del lgebra de Boole a la lgica de la Figura 8.37 demuesb'aque la salidade
cadapuerta OR est de acuerdocon la expresindel paso 5.

uPii)jW - I I I I I I I I I I I I I ~ ~ ~ I
a.K I

Qo
(1. I I I

Q:z
(1]
I I I I
Olt,Slt4It3It211!1}411,SIOII'Olt,S11411,SIO'

FIGURA
8.92

TABLA8.15

8.7 Se requierencontadoresde cinco dcadas.105= 100.000

8.8 fQO = 1 MH7/[(10)(2)] = SO kHz

8.9 Vasela Figura8.93.

~:P-5
Qo

FIGURA
8.93

8.10 Deberacargarse8ACO!6. 164- 8 ACO'6 = 65.536- 32.520= 30.016

f1t:4 = lO MH2/30,016 = 332.2 Hz
8.11 Vasela Figura8.94.

CLK Jl-l-U-U-~UU"L
Q ~I~I~I~II

o JILUIu..JIU-IIU-J

Q II I I I I I I I I I II I I , I
I o I I I I I I I I I I I II .., I
I I I . .. . , I , I , . . . , I I
Q2..I I..J I I I 1 I I-L-J

AGURA
8.94

AUTOTEST
1. (a) 1. (b) 3. (b) 4. (c) 5. (a)
6. (c) 7. (b) 8. (c) 9. (d) 10.(a)
11. (c) U. (b) 13.(b) 14.(d)